Escolar Documentos
Profissional Documentos
Cultura Documentos
1 - Transistores II - v1.0 PDF
1 - Transistores II - v1.0 PDF
Transistores II
ndice
EXEMPLO 1:
A abaixo mostra um circuito de chaveamento com transistor acionado
por uma tenso em degrau. Qual a tenso de sada?
SOLUO:
Quando a tenso de entrada for zero, o transistor est em corte. Neste
caso, ele se comporta como uma chave aberta. Sem corrente pelo resistor de
coletor, a tenso de sada iguala-se a +5V.
Quando a tenso de entrada for de +5V, a corrente de base ser:
5 0,7
IB = = 1,43mA
3.10 3
Supondo o transistor com um curto entre coletor e o emissor (totalmente
saturado). A tenso de sada vai a zero e a corrente de saturao ser:
5
IC = = 15,2mA
330
Isto aproximadamente 10 vezes o valor da corrente de base, ou seja,
certamente h uma saturao forte no circuito.
No circuito analisado, uma tenso de entrada de 0V produz uma sada de
5V e uma tenso de entrada de 5V, uma sada de 0V. Em circuitos digitais este
circuito chamado de porta inversora e tem a representao abaixo:
EXEMPLO 2:
Recalcule os resistores RB e RC no circuito anterior para um IC=10mA.
SOLUO:
Clculo de IB:
Se IC=10mA utilizando um para a saturao forte de 10 temos:
IC 10.10 3
I B ( SAT ) = = = 1,0mA
10
Clculo de RC:
Ao considerar o transistor saturado, o VCE de saturao prximo de
zero:
VCC 5
RC = = = 500
I C 10.10 3
Clculo de RB:
VE VBE 5 0,7
RB = = = 4,3k
IB 1.10 3
Parmetros do Transistor:
VBEsat = 0,7V
VCEsat = 0,3V
sat = 20
ICmax = 200mA
VCEmax=80V
Parmetros do LED:
VD = 1,5V
ID = 25mA
Parmetros do Transistor:
VBEsat = 0,7V
VCEsat = 0,3V
sat = 40
ICmax = 1,5A
VCEmax=60V
2 Reguladores Transistorizados
FUNCIONAMENTO:
FUNCIONAMENTO:
FUNCIONAMENTO:
3 Conexo Darlington
iC
T = 1 . 2 =
iB
iE 2 = T .iB1
condutor (D-S). Quanto mais negativa a tenso VGG, mais estreito torna-se o
canal.
Para um dado VGG, as camadas de depleo tocam-se e o canal condutor
(D-S) desaparece. Neste caso, a corrente de dreno est cortada. A tenso VGG
que produz o corte simbolizada por VGS(Off).
Quando o JFET est saturado (na regio hmica), VDS situa-se entre 0V e
4V, dependendo da reta de carga. A tenso de saturao mais alta (4V) igual
intensidade da tenso de corte da porta-fonte (VGS(Off) = -4V). Esta uma
propriedade inerente a todos os JFET.
Para polarizar um transistor JFET necessrio saber a funo do estgio,
isto , se o mesmo ir trabalhar como amplificador ou como resistor controlado
por tenso. Como amplificador, a regio de trabalho o trecho da curva, na
figura, aps a condio de pinamento e esquerda da regio de tenso VDS
de ruptura. Se for como resistor controlado por tenso a regio de trabalho
entre VDS igual a zero e antes de atingir a condio de pinamento.
A impedncia vista pelo terminal da porta muito alta, pois juno est
polarizada reversamente. Por isso, VGSQ = - VGG. Assim o resistor RG utilizado
apenas para definir a impedncia de entrada do circuito, no influenciando na
polarizao do JFET.
Logo, basta calcular o valor de RD para polarizar o transistor.
V DD V DSQ
Da malha de sada obtemos: R D =
I DQ
EXEMPLO:
Polarizar o JFET do circuito abaixo no seguinte ponto quiescente:
IDQ = 1mA; VDSQ = 15V; VGSQ = -1V
VDD VDSQ 25 15
RD = = = 4k
I DQ 2,5.10 3
4.1.1.4 Autopolarizao
Esta polarizao utiliza apenas uma fonte de alimentao, eliminando-se
VGG. Isto feito utilizando-se um resistor RS em srie com a fonte do JFET,
para gerar uma tenso reversa na juno porta-fonte.
VGS = RS .iD RG .I G
Como iG praticamente nula devido alta impedncia de entrada,
temos:
VGS = RS .iD
Pela curva de transferncia com valores tpicos, atravs dos pontos IDQ
e VGSQ previamente escolhidos, determina-se o resistor RS, pela malha de
entrada:
VGSQ
RS =
iDQ
Pela malha de sada temos:
EXEMPLO:
Dado o circuito abaixo, calcule os resistores RD e RS para a
autopolarizao do JFET, para IDQ = 1mA e VDSQ = 15V.
VDS ( sat )
RDS ( on ) =
iD ( sat )
I D = k .I D ( on )
Onde:
2
VGS VGS ( th )
k =
V V
GS ( on ) GS ( th )
EXERCCIO:
Prove que o circuito abaixo atua como uma porta NOR.
Referncias Bibliogrficas