Escolar Documentos
Profissional Documentos
Cultura Documentos
RESUMEN
Este trabajo presenta las pautas empleadas para lograr una metodologa de enseanza de circuitos y
sistemas digitales. Al mismo tiempo se introduce al alumno al diseo y sntesis lgica de algunos de los
mismos.
La asignatura en la cual se aplica esta metodologa se denomina Sistemas Electrnicos Digitales, troncal
de cuarto curso de la titulacin de Ingeniera en Automtica y Electrnica Industrial que se est
impartiendo por primera vez este curso acadmico en la Universidad de La Laguna. Esta asignatura se
complementa con la optativa de quinto curso Diseo Electrnico Avanzado.
Dos de los objetivos de la asignatura son, por un lado, el aprendizaje de las arquitecturas de los
dispositivos lgicos programables sobre algunos de los cuales se llevar a cabo la sntesis de varios
sistemas digitales y, por otro, la programacin (fase de diseo y sntesis) de los mismos mediante
herramientas comerciales existentes en el laboratorio.
1. INTRODUCCIN
Dentro del flujo de diseo de circuitos y sistemas digitales han aparecido dos nuevos
elementos que han contribuido a la reduccin de los costes econmicos de proceso de diseo.
Estos son: los circuitos lgicos programables de alta densidad CPLD (Complex
Programmable Logic Device) y FPGA (Field Programmable Gate Array), as como los
lenguajes de descripcin hardware, en concreto el VHDL.
La funcin de estos dispositivos digitales configurables puede modificarse mediante la
programacin e interconexionado de los elementos que lo forman, emplendose para disear
cualquier sistema electrnico digital. Estos dispositivos, al igual que los lenguajes de
descripcin hardware (HDL), se han introducido en los ltimos aos como elementos bsicos
en el flujo de diseo de hardware digital, sustituyendo en algunos casos a otras metodologas
basadas en ASIC.
El modelado, simulacin y sntesis lgica por parte del alumno de algunos sistemas
digitales ayuda a la comprensin de su funcionamiento de forma ms sencilla y eficiente que
la simple exposicin terica de las especificaciones de los mismos.
Los alumnos que cursan esta asignatura poseen conocimientos bsicos de lgica digital,
circuitos combinacionales y secuenciales. Este perfil nos permite introducir directamente a
ste al estudio de los dispositivos lgicos programables y los HDL.
2. OBJETIVOS Y MOTIVACIN
1
- Es ms sencilla la comprensin de los diferentes sistemas digitales si los sintetiza el
propio alumno.
- Se suministra al alumno el conocimiento de herramientas y tcnicas para la realizacin
de sus propios diseos digitales.
- Se tiende un puente para el aprendizaje en el curso siguiente de la asignatura de
Diseo Electrnico Avanzado.
- Se introduce el concepto de flujo de diseo y metodologa top-down.
- Se introduce al alumno en las herramientas de diseo comerciales que se usan
actualmente en la industria.
I1
I2
I3
I4
P1 P2 P3 P4 P5 P6
O1
O2
O3
Figura 1: Diagrama Lgico de una PLA 4x3.
A continuacin se usan dichos conceptos para describir los dispositivos actuales de las
principales compaas que los fabrican: Lattice [1], Xilinx [2] y Altera [3], como la
FLEX10K20 que se emplea en prcticas (figura 2). Tambin se muestra cmo los dispositivos
lgicos programables de alta densidad (>500 puertas) cobran mayor relevancia en el proceso
de diseo de circuitos y sistemas digitales.
4. METODOLOGA DE DISEO
2
Figura 2. Diagrama de bloques del dispositivo FLEX10K20.
NIVEL ALGORTMICO
SIMULACIN MENOS NIVEL COMPORTAMENTAL DESCRIPCIN
MBITO DEL DISEO CON VHDL
NIVEL DE
NIVEL RTL TRANSFERENCIA DE
REGISTROS
NIVEL ESTRUCTURAL
NIVEL LGICO NETLIST
DEPENDENCIA DE LA
SIMULACIN MS NIVEL FSICO TECNOLOGA
LENTA PRECISO
LAYOUT Ej. CMOS 35m
3
Esta metodologa de enseanza-aprendizaje viene a reemplazar el mtodo clasico de
montaje de sistemas digitales en una protoboard basada en familias lgicas como TTL,
CMOS, etc.
Al mismo tiempo que se realiza el diseo se hace distincin de los pasos dados y que
forman parte del flujo de diseo (figura 4), familiarizando al alumno con este proceso de
diseo.
Jerarqua Ajustes
Simulacin
Codificacin Compilacin Sntesis temporizacin
Bloques Verificacin
y P&R
5. HERRAMIENTAS DE DESARROLLO
6. CONCLUSIONES
7. BIBLIOGRAFA
[1] http://www.latticesemi.com
[2] http://www.xilinx.com
[3] http://www.altera.com
[4] IEEE Standard VHDL Language Reference Manuel, IEEE-1076-2000, 2000. 11.
4
[5] Ll. Teres, Y. Torroja, S. locos y E. Villar, VHDL, Lenguaje Estndar de Diseo Electrnico, McGraw-Hill,
1997.
[6] ModelSim SE Bookcase, MentorGraphics, 2002.
[7] Exemplar Tutorial Watch Design, Exemplar.
[8] Leonardo Spectrum Synthesis and Technology Manual, Exemplar.