Buffer o controlador (driver)

En electrnica digital, un buffer o controlador es un circuito lgico que posee una entrada y una salida y
ha sido diseado para tener una corriente de salida o capacidad de carga mayor que un circuito lgico comn,
de manera de poder excitar muchas compuertas o entradas de circuitos lgicos. Su lgica de funcionamiento
puede ser inversora o no inversora. En la Figura 4.20 (a) y (b) se muestran los smbolos de los buffers no inversor
e inversor respectivamente y como puede verse, es similar al smbolo de una compuerta inversora.
Estos buffers son utilizados a modo de amplificadores de corriente. Cuando la salida de un circuito lgico
no es capaz de manejar un determinado nmero de entradas, entonces se coloca, a modo de una interfaz, un
buffer entre la salida del circuito y las entradas a ser excitadas. El buffer consume poca
corriente de la salida del circuito lgico y a su vez es capaz de suministrar o drenar, segn
sea el caso, una corriente mayor a su salida para poder manejar Figura 4.20 Smbolos de los todas las entradas que se
le conecten.
bferes no inversor e inversor a)
Buffer no inversor
b) Buffer inversor Buffer de tres estados
Este es el circuito lgico con salida de tres estados ms sencillo. Tal como
se ilustra en el diagrama en bloques de la Figura 4.21, se agrega una entrada de
habilitacin a la lgica de control de un buffer comn para conseguir as un buffer
de tres estados.
Las seales de habilitacin de los circuitos lgicos de tres estados, al igual
que cualquier otra seal de control, pueden ser activas en nivel ALTO o bien
activas en nivel BAJO, es decir que habilitan la salida del circuito cuando
adquieren un valor lgico ALTO o BAJO respectivamente.

Figura 4.21 Diagrama en bloques

de un bfer no inversor de tres
estados
 En las Figura 4.22 (a) y (b) se muestran los smbolos y las tablas de verdad
de un buffer no inversor triestado con una entrada de habilitacin EN activa en
ALTO y una entrada de habilitacin
activa en BAJO, respectivamente.

Figura 4.22 Smbolos y tablas de verdad de

buffers no inversores triestado.
a) Buffer no inversor de tres estados con
entrada de habilitacin activa en ALTO.
b)Buffer no inversor de tres estados con entrada de habilitacin activa en BAJO.

En la Figura 4.23 (a) y (b) se muestran los smbolos y las tablas de verdad
de un buffer inversor triestado con una entrada de habilitacin EN activa en
ALTO y una entrada de habilitacin activa en BAJO, respectivamente.
Advierta que el smbolo X en las columnas de entrada de las tablas
mostradas en la Figura 4.22, no representan inespecificaciones, sino que sirven
para representar la tabla de verdad en forma condensada. En lugar de presentar
todas las combinaciones, el smbolo X se usa para representar tanto 1 como 0, y
por ende, en la tabla de la Figura 4.22a la
entrada mostrada como 0X representa las
combinaciones de entrada 00 y 01.

Figura 4.23 Smbolos y tablas de verdad de

buffers inversores triestado.
a) Buffer inversor de tres estados con
entrada de habilitacin activa en ALTO.
b)Buffer inversor de tres estados con entrada de habilitacin activa en BAJO.

Aplicaciones
Los buffers triestado tienen muchas aplicaciones en circuitos en los que
varias seales se conectan a lneas comunes (buses), ya que manejando su entrada
de habilitacin, un buffer puede hacerse funcionar en estado de baja impedancia
(Low Z) o de alta impedancia (Hi-Z). As, es posible permitir o no el paso de una
seal lgica a travs del buffer mediante la conexin o desconexin elctrica de su
salida respecto de la o las entradas de otros dispositivos.
A partir de lo ilustrado en la Figura 4.24a podemos obtener la idea bsica de
la utilidad de los buffers triestado. En este caso tenemos tres seales lgicas A, B
y C conectadas a una lnea de bus comn mediante buffers triestado no inversores
con seal de habilitacin activa en ALTO. Esta configuracin permite transmitir a
travs del bus cualquiera de las seales A, B y C hacia otros circuitos, mediante la
 habilitacin del buffer apropiado. Las seales de habilitacin de los buffers son
generadas por sendos circuitos compuestos por un interruptor en serie con una
resistencia en configuracin de pull down.
Por ejemplo, considere la situacin que se muestra en la Figura 4.24b donde
las posiciones de los interruptores generan EB = 1 y EA = EC = 0. Esto deshabilita
los buffers superior e inferior, de modo que sus salidas estn en estado de alta
impedancia y esencialmente estn desconectadas del bus. El buffer ubicado al
medio est habilitado, de manera que la seal lgica B aplicada en su entrada, es
aplicada tambin sobre el bus, desde donde es transmitida a otros dispositivos
conectados al bus.

Figura 4.24 a) Buffers triestado usados para conectar varias seales a un bus comn. b) Condiciones para la transmisin
de la seal lgica B al bus.

Cuando las salidas triestado se conectan juntas, como en la Figura 4.24, es

importante recordar que no se debe habilitar ms de una salida a la vez. De otro
modo, dos o ms salidas activas estaran interconectadas, lo que producira
corrientes dainas. Incluso si no ocurriera dao sobre las salidas, el voltaje
resultante sobre el bus correspondera a un estado lgico invlido.

Buffer bidireccional
El buffer bidireccional (a veces llamado transceptor bidireccional) permite
transmitir seales lgicas en ambas direcciones. Esto permite la interconexin de
dispositivos que pueden enviar o recibir informacin a travs de lneas de datos que
en un momento actan como entradas y en otros como salidas (como por ejemplo
memorias, puertas de entrada / salida, etc.) Se puede construir un buffer
bidireccional usando dos buffers triestados dispuestos en oposicin, tal como se
muestra en la Figura 4.25.
De esta manera, slo uno de los buffers estar habilitado para la
transferencia de datos de acuerdo al valor de la seal de habilitacin DIR. Si
Figura 4.25 Bfer bidireccional de DIR = 1, el buffer superior queda habilitado y el inferior queda en estado de alta
una lnea implementado con dos impedancia (Hi-Z) gracias al inversor, con lo que se transfieren datos de A hacia
bferes triestados. B; caso contrario, con DIR = 0, la transferencia se realiza de B hacia A (el
buffer superior queda en Hi-Z y el inferior habilitado).
El buffer bidireccional mostrado en la Figura 4.25 implementa la
transferencia de datos con una sola lnea. La Figura 4.26 muestra un buffer
bidireccional de dos lneas. Observe que la lgica para controlar la habilitacin de
los buffers es comn a las dos lneas y puede extenderse para implementar una
interfaz de n lneas. La Figura 4.26 muestra tambin un smbolo propuesto para la
interfaz y la tabla de verdad que describe su funcionamiento.

Figura 4.26 Buffer bidireccional de dos

lneas, smbolo y tabla de verdad.
Figura 4.27 Buffer bidireccional triestado.

Transferencia
EN DIR
de datos
0 X Ninguna
1 0 A -> B
1 1 B -> A

Buffer bidireccional triestado

En un buffer bidireccional no se tiene la posibilidad de interrumpir la transferencia de datos.
Observe que los buffers colocados en oposicin son habilitados por el inversor en forma
complementaria, de manera que siempre se encontrar habilitada la transferencia de datos en alguna
de las dos direcciones.
Al analizar el buffer bidireccional de la Figura 4.25 puede observarse que para poder
deshabilitar la transferencia de datos en ambos sentidos se debera tener la posibilidad de poner en
estado de alta impedancia ambos buffers. En la Figura 4.27 se muestra cmo se puede obtener esta
posibilidad mediante el agregado de una lgica de control muy sencilla.
El funcionamiento del circuito es el siguiente: Cuando la seal de habilitacin EN = 0, las
salidas de ambas compuertas AND se hacen 0 y la seal de habilitacin de ambos bferes permanecen
inactivas, con lo que ambos quedan en Hi-Z y se interrumpe la transferencia de datos en ambas
direcciones. Si la seal de habilitacin toma el valor EN = 1, entonces slo una de las salidas de las
compuertas AND se colocar en 1, en funcin del valor de la seal DIR. Cuando DIR = 1, la salida
de la compuerta inferior se coloca en 1 y habilita la transferencia de datos desde A hacia B. Si DIR =
0, la salida de la compuerta superior se coloca en 1 debido al inversor, habilitando la transferencia de
datos desde B hacia A.
La Figura 4.27 muestra un buffer bidireccional triestado de una sola lnea, pero puede utilizarse
la lgica de control para gobernar las seales de habilitacin de n lneas.
El uso de estos buffers permite que varios dispositivos que posean lneas de datos
bidireccionales puedan ser conectados a un bus comn y que cuando se habilite uno de estos
dispositivos, ste pueda enviar o recibir informacin a travs del bus. Tanto las salidas del bus de
datos de un microprocesador (P) como las lneas de datos de una memoria RAM, poseen buffers
bidireccionales triestados que les permiten realizar la transferencia de datos en ambas direcciones
(lectura y escritura).