AMPLIFICADOR MULTIETAPA
Jamir Herrera Retuerto, Bryan Pealoza Meza, Jean Vega Vidarte
Facultad de Ingeniera Elctrica y Electrnica, Universidad Nacional de Ingeniera
palabra_muda@hotmail.com
bdanielpm@gmail.com
jean.vega@uni.pe
Abstract: El siguiente trabajo es el Informe Previo para la
experiencia de laboratorio N1 del curso EE442
Laboratorio de Electrnica II, seccin N.
KEY WORDS: BJT, amplificador, bode, Multisim.
I. OBJETIVO
Disear, simular, implementar y analizar, la ganancia y
respuesta en frecuencia de un amplificador multietapa.
II. MARCO TERICO
A. Amplificadores multietapa.
Los amplificadores multietapa son arreglos de
amplificadores que nos proporcionan un fin deseado, gracias
a estos arreglos podemos tener una magnificacin de
nuestros parmetros deseados ya sea impedancias de entrada
y salida as como tambin ganancias de voltaje y/o corriente
como tambin un trabajo ptimo para ciertas frecuencias de
trabajo para nuestros diseos, las desventajas de estos
amplificadores son que al aumentar las etapas la resolucin
de estos se van complicando en consecuencia a esto se
crearon mtodos para la solucin con aproximaciones y otras
exactas a estas, ya sean mtodos para calcular las frecuencias
de trabajo como para calcular la ganancia total e impedancias
de nuestros sistemas de amplificacin en el arreglo que
tengamos.
B. Acoplamiento.
El acoplamiento establece la forma en la cual se conectan las
distintas etapas amplificadores, dependiendo de la naturaleza
de la aplicacin y las caractersticas de respuesta que se
desean. Existen distintos tipos de acoplamiento:
Acoplamiento directo, capacitivo y por transformador:
Acoplamiento directo.- Las etapas se conectan en forma
directa, es permite una amplificacin tanto de la componente
de seal como de la componente continua del circuito.
Acoplamiento capacitivo.- El acoplamiento capacitivo o por
condensador se usa para interconectar distintas etapas, en las
cuales solo se desea amplificar la seal. La presencia del
capacitor anula las componentes de CC, permitiendo solo la
amplificacin de seales en AC.
Acoplamiento por transformador.- Este acoplamiento es
muy popular en el dominio de la radio frecuencia (RF). El
transformador como carga permite aislar las seales y
adems, dependiendo de la razn de transformador para
incrementar el voltaje y/o corriente.
III. CUESTIONARIO
1.-Detallar las condiciones para los que un BJT y/o FET
opera en baja frecuencia.
Una vez que calculamos las frecuencias de corte inferior (fL )
y superior (fH ) para una configuracin dada ajustaremos la
frecuencia de la seal que se va a amplificar a un valor menor
a la frecuencia fL , es decir el transistor opera en una zona
donde se encuentre linealidad entre las caractersticas de la
seal de entrada y salida (Por lo general cuando la seal de
entrada presenta una pequea amplitud con baja frecuencia,
comnmente menores a 25mV y valores contenidas en la
banda de audio-frecuencia, 100Hz-100kHz,
respectivamente). Cuando el transistor se encuentra Derivando respecto a IC2 y despejando el factor de
trabajando en baja frecuencia se considerar el modelo de estabilidad respecto a VBE :
parmetros hbridos para su funcionamiento, pero cuando
trabaja en alta frecuencia hay que considerar un nuevo IC2
S = = (8)
modelo en el que juegan un papel importante las VBE R B + (R 7 + R 8 )(1 + )
capacitancias parsitas del transistor, es decir a estas
frecuencias entra en consideracin las capacidades internas Finalmente, reemplazando (8) y (6) en (3) tendremos el
del dispositivo como la capacidad de la juntura BE y BC, que ndice de variacin de IC2 con respecto a T (Temperatura):
con el efecto MILLER forman una dependencia con las altas
frecuencias muy limitantes por los efectos sobre dIC2 1+ dICBO
={ }
sintonizacin de seales, que en esos casos son moduladas. dT R7 + R8
1+[ ] dT
RB + R7 + R8
2.-Para la primera etapa Q1-Q2 del circuito en estudio, dVBE
+{ } (9)
2 R B + (R 7 + R 8 )(1 + ) dT
escriba la ecuacin , tal que 2 = ( , ) y

considerando que los BJT son de silicio. No obstante, debemos tomar en cuenta que la corriente
inversa de fuga:
Se sabe que:
0 = 025 ( 25)
IC IC IC
dIC = dICBO + dVBE + d . . (1)
ICBO VBE
Y tambin el voltaje base-emisor:
Por la condicin de la pregunta:
() = 25 ( 25)
IC2 = f(ICBO , VBE ) . . (2)
Donde:
Luego:
= 0.07; = 22 Para el Germanio
dIC2 dIC2 dICBO dIC2 dVBE
= + (3)
dT dICBO dT dVBE dT = 0.1; = 44 Para el Silicio

3.- Fundamente las razones por los que se disea la

ganancia y otros parmetros de un amplificador
Del transistor Q2 sabemos que:
independientemente de hfe, hie, etc. del BJT por ejemplo.
IC2 = ( + 1)ICBO + IB (4)
Uno de los principales objetivos al disear, es lograr la
Derivando respecto a IC2 y despejando el factor de mxima estabilidad posible de un sistema. Para este
laboratorio usaremos transistores BJT, y como sabemos la
estabilidad respecto a ICBO :
corriente que circula por el colector es sensible a los
ICBO IB2 siguientes parmetros:
1 = ( + 1) +
IC2 IC2
(ganancia de corriente emisor comn): Se incrementa con
IC2 1+ el aumento de la temperatura.
S= = (5)
ICBO I
1 B2 |VBE|: Disminuye cerca de 7.5 mV por cada incremento de la
IC2
temperatura de un 1C.

ICO (corriente de saturacin inversa): se duplica en su valor

IC2 1+ por cada incremento de 10C en la temperatura.
S= = (6)
ICBO 1 + [ R 7 + R 8 ]
RB + R7 + R8 Cualquiera cambio en estos parmetros puede ocasionar que
el punto de operacin se desve del punto de operacin
En la malla que pasa por la base y el emisor del transistor Q2 determinado, lo que hace que al sistema demasiado inestable
tenemos que: e intil para utilizarlo, debido a esto se busca disear el
sistema independiente de cualquiera de estos factores para
VB = IB2 R B + VBE + (IC2 + IB2 )(R 7 + R 8 ) . . (7) que la ganancia no se vea afectada, o no llegue a ser muy
inestable.
4. Diseo del circuito amplificador = 350 y frecuencias R4 = 2.1k
de corte de 100Hz y 5KHz.
R4 = 2.2K(valor comercial)
Primeramente dividimos la ganancia total de 350 entre dos
amplificadores muy similares para hacer ms sencillo el
clculo:
Asumimos ICQ2 = 1.4mA
1 = 25 2 = 14
VR5 0.7
R7 + R8 = = 2.28k (14)
Para la primera parte: ICQ2

Por condiciones de diseo: Donde: R8 R7

10 < S < 20 y f. a. > 0.75 R7 = 0.1K(valor comercial)

Elegimos: R8 = 2.18k

S = 10 y f. a. = 0.8 R8 = 2.2K(valor comercial)

Entonces: Dado que:

Zin A1 = A11 A12 = f. a A12 = 0.8 A12 = 25 (15)

f. a = = 0.8 . (10)
Ri + Zin
R6
Rb A12 = 31.2 =
S= = 10 (11) R7
R5
R6 = 3.12k

R6 = 3.3K(valor comercial)
Ri = 10k Zin = 40k
Tenemos entonces el circuito equivalente para la primera
Zin Rb 40k R5 4k etapa Vin'=250mV y Ri'=3.3k nuevamente sabemos
fa=0.8
R5 = 3.9K(valor comercial)
Para la segunda parte:
Asumimos:
Por condiciones de diseo:
ICQ1 = 1mA
10 < S < 20 y f. a. > 0.75
Del divisor de tensin:
Elegimos: S = 11 y f. a. = 0.83
R3
12 = R5 1mA + 0.7 = 4.6 . . (12)
R2 + R3 Entonces:
Rb Zin
12 = 4.6 f. a = = 0.83 . (16)
R2 Ri + Zin
R2 = 104.34k R3 = 64.86k Rb
S= = 10 (17)
R12
R2 = 100K(valor comercial)
Ri = 3.3k Zin = 16.1k
R3 = 68K(valor comercial)
Zin Rb 16.1k R12 1.46k

R12 = 1.5K(valor comercial)

Asumimos: Vce1 = 6V
Asumimos: ICQ3 = 1.5mA
VR4 = R4 ICQ1 = 12 Vce1 R5 ICQ1 . . (13)
Del divisor de tensin: 1 = 1 1

R10 2 = 2 2
12 = R12 1.5mA + 0.7 = 2.89 . (18)
R9 + R10
(5 + 2 )
Rb 1 = + //( + 1 )
12 = 2.89 (20) 1
R9
(// +1 )
R9 = 66.85k R10 = 21.2k 5 //
1
+2
2 = 8 //(7 + ( ))
2
R9 = 68K(valor comercial)
Sabiendo:
R10 = 22K(valor comercial)
= 2 = 2(100) = 628.319 /

1 1 1.15
Asumimos: Vce3 = 4V = = = 361.283
1 2 2
VR4 = R11 ICQ3 = 12 Vce1 R12 ICQ1 (21)
Asumiendo para todos los transistores:
R11 = 3.83k
= 1 = 100
R11 = 3.9K(valor comercial) Obtenemos:

1 = 11.049
Asumimos ICQ4 = 2mA
2 = 95
VR12 0.7
R14 + R15 = = 0.77k (22) 1 = 0.25
ICQ4
2 = 30
Donde: R15 R14
Ahora igualmente para la segunda parte del circuito:
R14 = 0.1K(valor comercial)
3 = 3 3
R8 = 0.67k
4 = 4 4
R15 = 0.68K(valor comercial)
5 = 5 5
Dado que:
4 = + 13
A2 = A21 A22 = f. a A12 = 0.83 A12 = 14 . . (23)
(12 + )
R13//RL 3 = 6 + (9 //R10 ) //( + )
A12 = 16.86 =
R14
(// 6+ )
R13//10k = 1.68k 12 // +

2 = 15 //(14 + ( ))

R13 = 2.01k
Sabiendo:
R13 = 2.2K(valor comercial)
= 2 = 2(100) = 628.319 /
Ahora para el diseo de los capacitores, primeramente
trabajamos a baja frecuencia:
1 1 1 1.15
= = = = 240.856
Igualmente que en el diseo de las resistencias, separamos 3 4 5 3
el circuito en dos partes y definimos:
Asumiendo para todos los transistores:
 = 1 = 100 Ganancia a frecuencias medias:

Obtenemos: 51.1 dB = 358.92

3 = 4.24 Frecuencias de corte:

4 = 13.3 f1 = 102.3 Hz f2 = 4.8 KHz

5 = 0.087

3 = 0.97 6. Comprobar que las junturas base- emisor trabajan en

rgimen lineal y de mnima distorsin armnica, basado en
4 = 0.31 los diagramas de Bode del circuito ARGOS1.CIR obtenidos
de la simulacin.
5 = 47.6
De las simulaciones primero podemos verificaremos la
ganancia con el osciloscopio.

5. Simulacin del circuito.

Fig. 1 Amplificador multietapa hecho en Multisim 12.0

Fig. 3 Seal de entrada y salida
Graficando Bode de la simulacin:

Podemos darnos cuenta que la amplificacin se realiza casi

sin distorsin o desfasaje; esto podemos observarlo mejor
con ayuda de los diagramas de bode.

Se muestran los diagramas de bode, tanto para la magnitud

como para la fase

Magnitud

Fig. 2 Diagrama de bode en Multisim 12.0

De donde obtenemos:
 Fig. 6 Diagrama de magnitud de V13 /V12
Fig. 4 Diagrama de magnitud de la relacin de la seal de salida y
entrada.

Fig. 7 Diagrama de fase de V13 /V12

Fig. 5 Diagrama de fase de la relacin de la seal de salida y

entrada.
V3 /V12
En la grfica de Magnitud podemos apreciar que a la
frecuencia de 1Khz, nos encontramos en una zona lineal, en
otras palabras que tendremos un valor de ganancia no muy
variable con frecuencias cercanas a 1Khz.

En la grfica de fase observamos que la distorsin entre las

dos seales a la frecuencia de 1Khz ser muy cercana a 0.

7.- Presente los diagramas de bode obtenidos de la

simulacin

V13 /V12

Fig. 8 Diagrama de magnitud de V3 /V12

 Fig. 9 Diagrama de fase de V3 /V12 Fig. 12 Diagrama de magnitud de V4 /V12

V14 /V3

Fig. 13 Diagrama de fase de V4 /V12

Fig. 10 Diagrama de magnitud de V14 /V3 V8 /V4

Fig. 11 Diagrama de fase de V14 /V3 Fig. 14 Diagrama de magnitud de V8 /V4

V4 /V12
 Fig. 15 Diagrama de fase de V8 /V4 Fig. 18 Diagrama de magnitud de V16 /V8

V9 /V8

Fig. 19 Diagrama de fase de V16 /V8

Fig. 16 Diagrama de magnitud de V9 /V8 V16 /V12

Fig. 17 Diagrama de fase de V9 /V8 Fig. 20 Diagrama de magnitud de V16 /V12

V16 /V8
 REFERENCIAS

[1] Amplificadores Multietapa R. Carrillo, J.I. Huircan

[2] Circuitos electrnicos amplificacin lineal con circuitos
discretos e integrados, C. Medina Ramos

Fig. 21 Diagrama de fase de V16 /V12