Prctica No. 5 Uso del FPGA como una lgica combinatoria.

Marco terico.
En esta prctica aprenderemos a usar un tipo de FPGA para distintos tipos
de funcionamientos, lgicas, ordenes, que iremos aprendiendo, con el fin
de hacer ms sencillo, eficaz, rpido el trabajo que se nos pretenda, sin
tener que usar integrados o dems dispositivos electrnicos, solo con esta.
Qu es un FPGA?
Por sus siglas FPGA (del ingls Field Programmable Gate Array) es un
dispositivo programable que contiene bloques de lgica cuya
interconexin y funcionalidad puede ser configurada 'in situ' (en el sitio o
lugar) mediante un lenguaje de descripcin especializado.
La placa a usar es una placa de la empresa Cyclone, en especfico su
versin ii EP2C20F484C7N.
En esta prctica veremos cmo es posible realizar la misma accin o usar
la misma lgica combinatoria, declarando de distinta forma y usando
distinta sintaxis en el mismo programa Quartus II. Aprenderemos a
identificar que sintis usar dependiendo la situacin y el uso que le
vayamos a dar.

Bibliografa.
https://www.altera.com/products/fpga/cyclone-series/cyclone-ii/overview.html
http://www.roboops.es/2011/07/12/primeros-pasos-con-fpga-altera-y-quartus-
ii/
Desarrollo.
Primero veremos las distintas sintaxis que podemos usar, segn nuestros 4
ejemplos.
1.

Como podemos ver en la descripcin de nuestro VHDL, tenemos

declarados nuestras entradas dados los cambios por nuestros switch del
FPGA, y nuestra funcin f; f la tenemos construida simplemente por la
funcin construida segn las compuertas usadas en nuestro ejemplo.
2.
Para nuestro siguiente caso, tenemos igualmente declaradas las entradas y
salidas como un escalar, la f del punto 1 y la nueva funcin f2; f2 ahora
est declarada de distinta forma, pero, la salida debe ser la misma,
tenemos una funcin en trozos dnde declaramos en partes varios
segmentos (signal) de toda la funcin f anterior, y la unimos en una
funcin principal f2, esto puede ser til cuando alguna parte de una
funcin es usada repetidamente en la funcin principal.
3.

Para el siguiente caso igualmente como en las anteriores tenemos

igualmente declarado entradas y salidas tipo escalar, ahora, para este caso
usaremos un vector para declarar que tenemos un tanto de dgitos segn
las entradas que pretendemos, al declarar la funcin f3 tenemos que
ahora declaramos segn cada combinacin lo que queremos mostrar de
salida, es decir, si la salida es u 1 lgico para 010 u otros.
 4.

Para este caso, como en el caso 3 describimos de igual forma nuestra funcin f3, con la
excepcin de que, en este caso si nosotros tenemos, que para tales combinaciones en binario
las describimos y colocamos que mostrarn un 1 lgico, y para los que mostrarn el 0 lgico,
daremos simplemente que las dems combinaciones muestren un 0.

En seguida vemos la forma para configurar nuestro Mapa de pines, para todos los casos.
La forma para terminar y probar cada uno de nuestros casos, es, igualmente agregando el
archivo. sof a nuestro FPGA