DispElec - Exa - 2002-2009 PDF

RAFAEL DE JESS NAVAS GONZLEZ
DISPOSITIVOS ELECTRNICOS:
EXMENES RESUELTOS (2002-2009)
C
C
Xj
Fila
Celda ij
W R
Yj
Entrada Columna Salida
DPTO. DE ELECTRNICA. UNIVERSIDAD DE MLAGA

RAFAEL DE JESS NAVAS GONZLEZ
DISPOSITIVOS ELECTRNICOS:
EXMENES RESUELTOS (2002-2009)
A mis alumnos,
sin los cuales este trabajo no tendra sentido.
A los largo de este texto se presentan diferentes enunciados de examen ordenados en forma
PRLOGO cronolgica y en el mismo formato en que se entregaban a los alumnos. Cabe notar que al final
de cada uno de los enunciados de examen se proporciona un pequeo formulario que resume
El presente volumen reune los enunciados y las soluciones de los exmenes propuestos las principales ecuaciones que el alumno puede necesitar conocer y manejar en la solucin de
entre 2002 y 2009 en las diferentes convocatorias oficiales de examen de la asignatura los problemas. A continuacin de cada enunciado se desarrolla la respuesta en detalle, en
Dispositivos Electrnicos, que he impartido en la Escuela Tcnica Superior de Ingeniera algunos casos mostrando diferentes alternativas posibles al abordar la solucin del problema
Informtica de la Universidad de Mlaga en las titulaciones Ingeniero Tcnico en Informtica propuesto. En algunos casos slo se ha proporcionado la respuesta a los problemas, dado que
de Sistemas, Ingeniero Tcnico en Informtica de Gestin e Ingeniero en Informtica durante como puede verse en aquellos casos en los que se proporciona la respuesta completa
los ltimos 10 aos. (preguntas de teora y problemas) la respuesta a las cuestiones tericas es fcil de encontrar en
el Manual 70 (Curso de Dispositivos Electronicos en Informtica y Problemas de Examen
Hasta ahora, los documentos que aqu se recogen slo han estado disponibles para los Resueltos) editado por el SPICUM (Servicio de Publicaciones de la UMA)
alumnos matriculados en la asignatura a travs de la plataforma Moodle del Campus Virtual de
la UMA. Con ellos pretenda responder a las reiteradas demandas de los estudiantes de conocer Para concluir este Prlogo, me gustara resaltar aqu el carcter Open Access de esta
cmo iba a ser la prueba a la que deberan enfrentarse. plublicacin, a la que se ha otorgado licencia Creative Commoms (by-nc-sa), esto es
(Reconocimiento - NoComercial - ConmpartirIgual). Esta licencia obliga al reconocimiento
A pesar del vicio inherente que, a mi juico, supone abordar el estudio de la asignatura desde del autor, autoriza la reproduccin y libre distribucin de la obra, as como la creacin de obra
estas miras, sin embargo, a su favor se puede argumentar que el disponer de los enunciados de derivada. No permite, en ningun caso, un uso comercial, ni de la obra original ni de las obras
examen y sus soluciones, sobre todo al nivel de detalle en que aqu se desarrollan, puede derivadas, y exige que la distribucin de las mismas se haga con una licencia igual a la que
proporcionar una perspectiva nueva, que representa un valor aadido. Una lectura atenta de regula la obra original.
este material permite al estudiante conocer qu es lo que se espera de l, no slo en cuanto a los
conocimientos que debe adquirir, sino adems, en cuanto al modo en que se espera que se Cualquier pregunta o sugerencia ser atendida en la direccin de correo: rjnavas@uma.es
exprese y elabore sus respuestas; sobre todo, cuando han de ir dirigidas a un lector que va a
evaluar su dominio de la materia. As las respuesta a los enunciados, que aqu se proporcionan,
siguen un hilo argumental lgico, que justifica paso a paso los razonamientos y las decisiones
tomadas para llegar a la respuesta y a los rersultados obtenidos. En definitiva, proporciona un Mlaga Julio 2015
modelo que debe ayudar al estudiante a orientar su esfuerzo y establecer su propio mtodo de
trabajo, y que puede resultarle til, ms alla del propio dominio de la asignatura. El autor.
Con esta visin ms amplia, el objetivo de esta publicacin es organizar este material
docente, difundirlo incorporndolo al recientemente creado repositorio de documentos de la
UMA (RIUMA), y ofrecerlo a un espectro ms amplio de lectores, para que pueda ser
aprovechado ms all del entorno acadmico concreto en que ha sido concebido.
Recientemente, y en el contexto del viento de cambio que el Espacio Europeo de Educacin

Superior preconiza, algunas de las propuestas metodolgicas ms radicales abogan por la
eliminacin del tradicional examen final de una asignatura, en el que el alumno se juega a una
carta su futuro acedmico. Se argumenta que una buena metodologa docente debera guiar y
llevar al alumno a alcanzar los objetivos de aprendizaje propuestos, tanto de competencias
como de contenidos; y estar acompaada de un procedimiento de evaluacin que, teniendo en
cuenta el esfuerzo del alumno, proporcione al profesor una medida clara del cumplimiento
individual de dichos objetivos, y, por tanto, le permita tener elementos de juicio suficientes
para su evaluacin final, sin necesidad de esa definitiva prueba final. Por ello puede parecer
que un trabajo como ste, que lleva en el ttulo la fatdica palabra examen, navega contra
corriente en esta marea de nuevas propuesta que la revolucin de Bolonia nos ha traido.
Sin embargo, a mi entender, esta idea no debe significar dejar de lado, como herramienta de
evaluacin, el tipo de prueba objetiva que aqu se contempla, en las que el alumno debe
mostrar su dominio de la asignatura, as como su capacidad de expresarse y razonar con cierto
rigor formal y por escrito, en base a los conocimientos adquiridos. En este sentido, considero
que el material que aqu se proporciona es vlido y constituye un buen ejemplo de esto.
ndice: BIBLIOGRAFIA
1.- Examen Ordinario. ITIG. Curso 02-03 . ..................................................... 1 - Navas-Gonzlez, R. y Vidal-Verd F. Curso de Dispositivos Electrnicos
2.- Examen Extraordinario. ITIG. Curso 02-03 ............................................... 9 en Informtica y Problemas de Examen Resueltos SPICUM Manuales/
3.- Examen Ordinario. II. Curso 03-04 . .......................................................... 17 Universidad de Mlaga 2006, Manual 70.
4.- Examen Extraordinario. II Curso 03-04 . ................................................... 27
5.- Examen Ordinario. ITIG. Curso 03-04 ...................................................... 35 - Fernndez Ramos, J. Daz Lafuente, J.L. y Romero Snchez J.
6.- Examen Extraordinario. ITIG. Curso 03-04................................................ 43 Dispositivos Electrnicos para Estudiantes de Informtica SPICUM
7.- Examen Ordinario. ITIG. Curso 04-05 . ..................................................... 51 Manuales/Universidad de Mlaga 2001, Manual 37.
8.- Examen Extraordinario. ITIG. Curso 04-05 ............................................... 61
9.- Examen Ordinario. ITIG. Curso 05-06 . ..................................................... 69 - Daza Mrquez, A. y Lpez Garca, J. Ejercicios de Dispositivos
10.- Examen Extraordinario. ITIG. Curso 05-06 ............................................... 77 Electrnicos SPICUM ManualesI/Universidad de Mlaga 2002, Manual 58.
11.- Examen Convocatoria de Junio. ITIS. Curso 06-07 .................................. 83
12.- Examen Convocatoria de Septiembre. ITIS. Curso 06-07......................... 89 - Alados Arboledas, I. Liger Prez E. y Peula Garca, J.M. Curso de
13.- Examen Convocartoria de Junio. ITIS. Curso 07-08 ................................ 95
Fundamentos Fsicos de la Informtica SPICUM Manuales/Unversidad
14.- Examen Convocatoria de Septiembre. ITIS. Curso 07-08 ........................ 101
de Mlaga 2006, Manual 76.
15.- Examen Convocatoria de Junio. ITIS. Curso 08-09 ................................. 107
16.- Examen Convocatoria de Septiembre. ITIS. Curso 08-09 ........................ 113
- Ros-Gmez, F. J. y Martn-Marn, F. J. Simulacin de Circuitos Digitales
con PSPICE STUDENT V.9.0.1 SPICUM Manuales/Universidad de Mlaga
2007, Manual 78.
- Martn Canales J.F. Fundamentos Digitales SPICUM Manuales/

Universidad de Mlaga 2000, Manual 33.
Dispositivos Electrnicos: Exmenes Resueltos: (2002 - 2009) R. Navas-Gonzlez Dpto. de Electrnica. UMA
DISPOSITIVOS ELECTRNICOS.
INGENIERO TCNICO EN INFORMTICA DE GESTIN. FORMULARIO:
1 Curso Grupo C.
Vd Vd -
+ - + V Id Id 0
Examen ordinario. Curso 02/03. Mlaga 13-6-2003. si
Vd - V si
Id V Id + Vd 0
ideal
1.- En el circuito de la Figura 1, el transistor bipolar Q funciona en su regin activa:
a) Justificar esta afirmacin. Indicar y justificar adems cul es el estado de los dems dispositivos C D D
semiconductores. G
b) Determinar el valor de la intensidad de corriente y la cada de tensin en cada uno de los elementos
B VT < 0 G VT > 0
de circuito. C D
E S S
c) Determinar la tensin de salida, vo, y la potencia aportada por la fuente VCC. (3 puntos) si V BE V BEon
B G si V GS V T
VCC
DB y DE modelo tensin umbral
E S
V=0.7V C
RB1 Rc si I B 0 D
VBEact = VBEon= VBEsat= 0.7V
K 2
DB VCEsat = 0.2V IB I D = ---- ( V GS V T )
+ IB 2
Q =100 B y V CE V CEsat si V GS V T
VCC = 10 V VBEON E G
RB2 vo y V DS V GS V T
S
DE RB1 = RB2 =1M
_ Figura 1 RC = 10K C D
si I B 0 V DS
2
I D = K ( V GS V T )V DS ---------
VCEsat 2
2.- Para el circuito inversor NMOS de la Figura 2 : IB si V GS V T
a) Indicar todos los posibles estados en que pueden encontrarse los transistores y las condiciones que ha B y I B I C G
de cumplir vo en cada uno ellos. y V DS V GS V T
VBEONE S
b) Calcular el valor vo y el consumo de potencia. Justificar la respuesta verificando que se cumplen las
condiciones de la zona de trabajo en la que se supone que se encuentras ambos transistores. (4 puntos)
VDD VDD = 5 V
Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern publicadas el
Vi = 5 V prximo 30 de Junio en los tablones oficiales del centro.
Mt
VTb = 1 V
VTt = -3 V
+
Vi Mb b = 9 A/V2
vO t = 12 A/V2
-
Figura 2
3.- Explica brevemente el significado de los trminos puerta lgica y familia lgica. Cita tres ejemplos de
familias lgicas. Indicar tambin cules son los principales parmetros que se utilizan para comparar
diferentes familias lgicas, explicando brevemente el significado de cada uno de ellos. (1 punto)
4.- Explica brevemente, en trminos de corriente de portadores y de forma cualitativa, los fenmenos elc-
tricos que caracterizan a una unin PN en equilibrio, en polarizacin directa y en polarizacin inversa.
(1 punto)
5.- Dibuja y describe el esquema bsico de una memoria RAM (memoria de acceso aleatorio) de lectura y
escritura (R/W memory). Explica tambin cules son las principales semejanzas y diferencias entre los
sistemas que representan los trminos RAM esttica y RAM dinmica. (1 punto)
-1-
-2-
SOLUCIONES. El esquema del circuito equivalente resulta pues:

Del anlisis del circuito se tiene de forma directa:
VCC
V CC
1.- En el circuito de la Figura 1, el transistor bipolar Q funciona en su regin activa: ---------- ( V BEON + 2V )
IRC 2
a) Justificar esta afirmacin. Indicar y justificar adems cul es el estado de los dems dispositi- RC I DB = I B = ------------------------------------------------------
R TH (1)
vos semiconductores. I DE = ( + 1 )I B (2)
b) Determinar el valor de la intensidad de corriente y la cada de tensin en cada uno de los ele- IB IB + +
mentos de circuito. NA V V CE = V CC R C I B V (3)
c) Determinar la tensin de salida, vo, y la potencia aportada por la fuente VCC. IDB
_VCE
VCC RTH=RB1// RB2 VBEON vo Sustituyendo los valores numricos:
2 IDE I DB = I B = 5.8A > 0 Se cumple a) y c)
V _ Se cumple d)
VCC DB y DE modelo tensin umbral I DE = 585.8A > 0
V CE = 3,5V > V CESAT Se cumple b)
V=0.7V
RB1 Rc VBEact = VBEon= VBEsat= 0.7V Figura 1.2
DB VCEsat = 0.2V Por tanto hemos verificado que Q trabaja en su regin activa, mientras que ambos diodos conducen.
+
Q =100
VCC = 10 V b) En primer lugar se tendr que identificar todas las variables que exige calcular este apartado del pro-
RB2 vo blema, esto es la intensidad de corriente y la cada de tensin en cada uno de los elementos del circuito,
DE RB1 = RB2 =1M
as como indicar las referencias consideradas para cada una de ellas.
_ RC = 10K Por tanto, volviendo pues al esquema original del circuito se tiene que estas variables son:
Figura 1
- Tensiones y corrientes en las resistencias: VRB1, IRB1, VRB2, IRB2, VRC, IRC.
- Tensiones y corrientes en los diodos VDB, IDB, VDE, IDE.
a) Es claro que si el transistor Q funciona en su regin activa, los diodos DB y DE deben estar condu- - Tensiones y corrientes en el transistor. VBE, IB, VCE, IC (Variables de emisor comn)
ciendo. En caso contrario se tendra I DB = I B = 0 y I DE = I E = 0 ; pero esto es imposible con Q en - Corriente en la fuente de alimentacin ICC.
activa donde I B 0 y I E = ( + 1 )I B 0 . As para justificar la afirmacin de que Q trabaja en su regin
Por otra parte, dado que hemos comprobado que el transistor Q trabaja en su zona activa y ambos diodos
activa, sustituiremos en el circuito de la Figura 1 cada uno de estos elementos por su correspondiente conducen, emplearemos para el clculo de estas variables el esquema del circuito correspondiente a la Fig-
modelo y comprobaremos que se cumplen las condiciones que determinan su validez. As resulta el ura 1.1, previa a la simplificacin Thevenin, de modo que las referencias para cada una de las variables
siguiente esquema de la Figura 1.1, donde adems se ha asignado nombre y referencia a diferentes varia- son las que all se han utilizado.
bles de circuito:
Algunas de las variables que se piden en este apartado ya han sido calculadas en el apartado anterior.
ICC
VCC
As se tiene que para los diodos ya se ha obtenido que VDB = VDE = 0,7V, dado que ambos diodos condu-
Se tienen las siguientes condiciones: cen; adems de I DB = I B = 5.8A y I DE = 585.8A .
IRC RC
IRB1 Si Q esta en activa Para el transistor Q se ha obtenido V BE = 0,7V , I B = 5.8A , V CE = 3,5V y finalmente
RB1 y b) V CE V CEsat
se ha de cumplir: a) IB 0 I C = I B = 580A .
IB
IB+ +
V vCE Si DB conduce
NA _ Quedan por calcular las variables asociadas a las resistencias y la corriente a travs de la fuente VCC.
IDB
VBEON se ha de cumplir: c) I DB 0
IDE Para RC se tiene que I RC = I C = 580A , mientras que V RC = V CC ( V CE + V ) = 5,8V .
RB2 vo
IRB2 Si DE conduce V RB1
V _ se ha de cumplir: d) I DE 0 Para RB1 se tiene que V RB1 = V CC ( V BEON + 2V ) = 7,9V , y de ah que I RB1 = ------------ = 7, 9A .
R B1
V RB2
Figura 1.1 Para RB2 se tiene que V RB2 = V BEON + 2V = 2,1V , y de ah que I RB2 = ------------ = 2,1A .
R B2
Dado que de momento slo estamos interesados en el clculo de las variables IB, IDB, IDE y VCE, el circuito
Finalmente I CC = ( I RB1 + I RC ) = 587,9A .
anterior puede ser sustituido para este propsito por el siguiente circuito equivalente ms sencillo, donde
las resistencias RB1 y RB2 y su conexin a VCC han sido sustituidas por su equivalente Thevenin desde el
nudo NA. Desde este nudo ambas resistencias forman un divisor de tensin con resistencias iguales por lo c) Dado que del circuito se tiene que v o = V CE + V , el valor de vo es 4,2V.
que se tiene que V TH = V CC 2 y R TH = R B1 //R B2 . Finalmente, la potencia aportada por la fuente VCC resulta ser P = V CC I CC = 5,879mW .
-3-
2.- Para el circuito inversor NMOS de la Figura 2: Sustituyendo los valores numricos de este problema se tiene:
a) Indicar todos los posibles estados en que pueden encontrarse los transistores y las condiciones
que ha de cumplir vo en cada uno ellos. 1) Mb hmica - Mt hmica VO 4 V O 2 2 VO 4
b) Calcular el valor vo y el consumo de potencia. Justificar la respuesta verificando que se cum-
2) Mb hmica - Mt saturacin VO 4 VO 2 VO 2
plen las condiciones de la zona de trabajo en la que se supone que se encuentras ambos transisto-
res. 3) Mb saturacin - Mt hmica VO 4 VO 2 VO 4
4) Mb saturacin - Mt saturacin VO 4 VO 2 Imposible
VDD VDD = 5 V
Vi = 5 V
Mt b) Para calcular Vo hay que decidir cual de las situaciones antes contempladas es la verdadera.
VTb = 1 V
VTt = -3 V De las cuatro situaciones anteriores es claro que la 4) es imposible, ya que Vo no puede se a la vez menor
+ que dos y mayor que cuatro.
Vi Mb b = 9 A/V2 Segn el enunciado, el circuito corresponde a un inversor de la familia NMOS, por tanto para una entrada
vO t = 12 A/V2 Vi = VDD, esto es, un uno lgico, como es el caso en este problema, la salida debera ser un cero lgico,
-
esto es un valor Vo pequeo, esto correspondera a Mb en su zona hmica. Por tanto cabe pensar que la
Figura 2
situacin ms probable sea la 1), o bien la 2). De ambas el caso b) es aquel para el que la salida Vo puede
alcanzar el valor ms pequeo, adems en la transparencia Transparencia 15 del Tema 6 se analiza con
En primer lugar resulta conveniente poner nombre a las variables del circuito sobre las que se va a razonar; xito esta situacin.
lo haremos segn ilustra la Figura 2.1: Vamos a intentar pues este caso en primer lugar, esto es Mb hmica - Mt saturacin.
Dado que se tiene que I Db ( ohm ) = I Dt ( sat ) V GSt = 0 V GSb = V i = V DD V DSb = V O
VDD
2
IDt V DSb t 2
b ( V GSb V Tb )V DSb ------------ = ---- ( V GSt V Tt )
IGt= 0 + VDD = 5 V
2 2
Mt VDSt Vi = 5 V
+ VO
2
t 2
VGSt=0 - - b ( V DD V Tb )V O ------- = ---- ( V Tt )
VTb = 1 V 2 2
O + VTt = -3 V
IDb
b = 9 A/V2 2
----b- [ 2 ( V DD V Tb )V O V O ] = ----t ( V Tt )
2
IGb= 0 2 2
VDSb= VO t = 12 A/V2
Vi Mb
+ 2 M2 2
VGSb - V O 2 ( V DD V Tb )V O + ---------V Tt = 0
- M1
Sustituyendo valores numricos
Figura 2.1 2 6V
V O 8V O + 12 = 0 VO =
a) El anlisis de las posibles combinaciones de estados de los transistores se present en clase y est reco- 2V
gido en la Transparencia 14 del Tema 6, por lo que se remite al razonamiento que all se expone como res- Dado que para el caso b) se ha de cumplir
puesta a este apartado. En resumen la situacin es que tanto Mt como Mb conducen y se tienen cuatro V 2V la solucin vlida es
O V = 2V
posibilidades: O
Para el clculo de la potencia consumida se tiene
1) Mb hmica - Mt hmica V O V DD V Tb V O V DD + V Tt
PV = V DD I Dt ( sat )
2) Mb hmica - Mt saturacin V O V DD V Tb V O V DD + V Tt DD
PV = 270 W
2
DD
3) Mb saturacin - Mt hmica V O V DD V Tb V O V DD + V Tt I
t
= ----- ( V ) = 54A
Dt ( sat ) 2 Tt
4) Mb saturacin - Mt saturacin V O V DD V Tb V O V DD + V Tt
Hasta aqu la respuesta al enunciado del problema.
Sin embargo, para este problema, esta misma solucin tambin podra haberse alcanzado si de partida
hubiramos supuesto que el caso correcto es el 1). Vamos pues, como solucin alternativa al apartado b)
del enunciado, a estudiar tambin esta situacin, esto es, Mb hmica - Mt hmica.
-4-
Dado que se tiene que I Db ( ohm ) = I Dt ( ohm ) V GSt = 0 V DSb = V O 3.- Explica brevemente el significado de los trminos puerta lgica y familia lgica. Cita al menos
tres ejemplos de familias lgicas. Indicar tambin cules son los principales parmetros que se
V GSb = V i = V DD V DSt = V DD V O utilizan para comparar diferentes familias lgicas, explicando tambin brevemente el significado
2 2 de cada uno de ellos.
V DSb V DSt
b ( V GSb V Tb )V DSb ------------ = t ( V GSt V Tt )V DSt -----------
2 2 Un resumen de las Transparencias 7, 8, 9, 13, 14 y 15 del Tema 2 dan respuesta a esta pregunta:
2 2
VO ( V DD V O ) Puertas Lgicas: Son Circuitos Electrnicos cuyo comportamiento, cuando se interpretan ade-
b ( V DD V Tb )V O ------- = t ( V Tt ) ( V DD V O ) ------------------------------- cuadamente las seales elctricas que se aplican o se miden en sus terminales, se asemeja al de los
2 2
operadores lgicos.
2
VO 2 2
b 2 ( V DD V Tb )V O ------- = t [ V DD 2V Tt V DD + 2 ( V Tt + V DD )V O V O ] Familias lgicas: Son Grupos de circuitos capaces de realizar los diferentes operadores lgicos
2 que se distinguen segn:
b El tipo de elementos empleados en su diseo
2 V Tt + V DD ----- ( V DD V Tb ) 2 La estructura del circuito
2 t 2V Tt V DD + V DD
VO ----------------------------------------------------------------------------V O + --------------------------------------- = 0 La tecnologa de fabricacin
b b
1 ----- 1 -----
Sustituyendo valores numricos t t Las familias lgicas ms usuales son:
2V - TTL. Lgica Transistor-Transistor. Usa transistores bipolares.
2
VO + 8V O + 20 = 0 VO = - ECL. Lgica de Emisor aCoplado. Usa transistores bipolares.
10 V - CMOS. Lgica con transistores Metal-xido-Semiconductor.
Dado que para el caso b) se ha de cumplir
- BiCMOS. Lgica con transistores Bipolares y CMOS
2 V O 4 la solucin vlida es V O = 2V
Para el clculo de la potencia consumida se tiene Se comparan atendiendo a diferentes caractersticas:
PV = V DD I Dt ( ohm ) - Caractersticas de transferencia: Curva que representa cmo vara la tensin de salida
DD frente a la tensin de entrada en una puerta lgica.
2 PV = 270 W
( V DD V O ) DD A partir de ella se calculan:
I Dt ( ohm ) = t ( V Tt ) ( V DD V O ) ----------------------------------- = 54A - Los Niveles lgicos: que son los valores concretos de tensin que se asocian a
2
cada uno de los dos valores binarios, cero y uno lgicos.
Se observa que el resultado es idntico al caso anterior. La razn es que el transistor Mt est funcionando - Los Mrgenes de ruido: que son un ndice que indica la inmunidad al ruido
en la frontera de su regiones hmica y saturacin, donde V O = 2V . de una puerta o familia lgica.
- Caractersticas de entrada/salida. Caracterizan la limitacin en cuanto a conexionado de
Finalmente, y aunque no se pide en el enunciado de este examen, a fin de completar la discusin que sobre puertas lgicas:
el problema aqu se hace podramos verificar que la situacin c) no es posible. - Fan-in: Mximo nmero de entradas con que puede ser diseada una puerta
As supongamos que Mb saturacin - Mt hmica. lgica de la familia.
Dado que se tiene que I Db ( sat ) = I Dt( ohm ) V GSt = 0 V DSb = V O - Fan-out: Mximo nmero de puertas que puede conectarse a la salida de una
puerta lgica de la familia sin que se degraden los niveles lgicos.
V GSb = V i = V DD V DSt = V DD V O
- Caractersticas temporales: Medida de la velocidad y capacidad de computacin.
2 - Velocidad de operacin. Tiempo de propagacin
b V DSt
----- ( V GSb V Tb ) 2 = t ( V GSt V Tt )V DSt ----------
- - Consumo de potencia. Medida de la energa consumida en la unidad de tiempo.
2 2
- Capacidad de integracin: Medida de la ocupacin de rea de silicio.
2
b ( V DD V O )
----- ( V DD V Tb ) 2 = t ( V Tt ) ( V DD V O ) ------------------------------
-
2 2
2 2 2
----b- ( V DD V Tb ) = V DD 2V Tt V DD + 2 ( V Tt + V DD )V O V O
t
b
V O 2 [ V Tt + V DD ]V O + 2V Tt V DD + V DD + ----- ( V DD V Tb ) = 0
2 2 2
t
2 2 + 3V
VO 4 V O + 1 = 0 VO =
2 3V
Dado que para el caso c) se ha de cumplir V 4 no existe solucin vlida para esta situacin
O
-5-
4.- Explica brevemente, en trminos de corriente de portadores y de forma cualitativa, los fenme-
nos elctricos que caracterizan a una unin PN en equilibrio, en polarizacin directa y en polari- UNIN PN POLARIZADA EN INVERSA
zacin inversa.
Un resumen de las Transparencias 4, 5 y 6 del Tema 4 dan respuesta a esta pregunta: E(interno)
E(externo)
Una unin PN es una estructura fsica que resulta de la fabricacin, sobre una misma oblea de silicio, de E(total)
dos zonas adyacentes de materiales semiconductores, uno de tipo p y otro de tipo n. La figura ilustra de _ _ _ _ _ + + + + +
forma esquemtica esa estructura y su comportamiento en equilibrio en trmino de corriente de portadores:
_ _ _ _ _ + + + + +
E (interno)
_ _ _ _ _ _ _ _ _ _ + + + + +
+ + + + +
_ _ _ _ _ + + + + + p _ _ _ _ _ + + + + + n
p _ _ _ _ _ + + + + +
n Por difusin
Por el campo total
_ _ _ _ _ + + + + + Por difusin
Por el campo total
Por difusin Corriente de
Corriente de difusin
Por difusin difusin Corriente de arrastre
Las corriente de arrastre supera a la de difusin
Corriente de Por arrastre
arrastre Por arrastre
La corriente neta est formada por portadores minoritarios
Las corrientes de difusin y arrastre se cancelan huecos en la zona n y electrnes en la zona p
que se originan por generacin-recombinacin
- En equilibrio:
La corriente de difusin de portadores mayoritarios, huecos en la zona p, y electrones en la zona n,
generada a partir de la diferencia de concentracin de estos a ambos lados de la unin, se ve contrarrestada
p n
por la corriente de arrastre de portadores minoritarios, electrones en la zona p, y huecos en la zona n, Por tanto la corriente es muy pequea
generada a su vez por el campo elctrico interno, que aparece en las inmediaciones de la unin, como con- y depende de la temperatura
secuencia de la formacin de una zona en la que slo hay cargas fijas, (iones de la red cristalina) positivas
en la zona n y negativas en la zona p. En resumen, llega un momento en el que se alcanza un equilibrio
entre la corriente originada por difusin y la de arrastre, con una corriente neta nula.
- La unin PN en polarizacin directa:
- En polarizacin inversa: Si a la unin PN se le coloca una fuente independiente externa de forma que la cada de tensin se
Si a la unin PN se la coloca una fuente independiente externa de manera que la cada de tensin est produce desde la parte p a la n, se dice que est polarizada en directo. En estas condiciones, como ilustra
entre la parte n y la parte p, se dice que est polarizada en inversa. En estas condiciones, como ilustra la la figura de ms abajo, el campo externo se orienta hacia la derecha, y por tanto se contrapone al interno.
figura de ms abajo, el campo resultante va hacia la izquierda, y por tanto se suma al campo elctrico Esto origina un desequilibrio que favorece el paso de huecos hacia la derecha y de electrones hacia la
interno. Esto origina un desequilibrio entre las corrientes de arrastre y difusin, en concreto favorece izquierda, es decir se favorece la corriente de difusin frente a la de arrastre. Como los huecos que deben
la corriente de arrastre, que es la debida al campo elctrico. En resumidas cuentas, el desequilibrio moverse netamente de izquierda a derecha son mayora en la zona de la izquierda, que es material p, habr
originado por el campo externo obliga a un movimiento neto de huecos hacia la izquierda y electrones hacia una gran cantidad de huecos movindose hacia la derecha. De igual forma, habr una gran cantidad de
la derecha. Sin embargo, los electrones y huecos que se pueden mover son muy escasos en las zonas de electrones movindose hacia la izquierda. En otras palabras, la corriente est formada por portadores
origen, por ejemplo en la zona p hay muy pocos electrones que puedan viajar hacia la derecha. Se dice que mayoritarios, que son muchos, y por tanto es grande.
la corriente est formada por portadores minoritarios, porque son minora en sus zonas de origen, y
como son pocos la corriente es pequea. Estos pocos portadores minoritarios, por ejemplo los electrones
en la zona p, no se originan por introduccin de impurezas, sino por el proceso de generacin de pares
electrn-hueco, que es tanto ms intenso cuanto mayor sea la temperatura (se da ms energa), por eso esta
corriente depende de la temperatura.
-6-
5.- Dibuja y describe el esquema bsico de una memoria RAM (memoria de acceso aleatorio) de lec-
tura y escritura (R/W memory). Explica tambin cules son las principales semejanzas y diferen-
UNIN PN POLARIZADA EN DIRECTA cias entre los sistemas que representan los trminos RAM esttica y RAM dinmica.
Un resumen de las Transparencias 9, 10 y 14 del Tema 7 dan respuesta a esta pregunta:

E(externo)
E(interno)
Estructura general de una memoria RAM de lectura y escritura
E(total)
_ _ _ _ _ + + + + +
_ _ _ _ _ + + + + +
_ _ _ _ _ + + + + +
p _ _ _ _ _ n
+ + + + +
Por difusin
Por el campo total
Por difusin
Por el campo total
Corriente de difusin
Corriente de arrastre
Las corriente de difusin supera a la de arrastre
La corriente neta est formada por portadores mayoritarios

huecos en la zona p y electrnes en la zona n
cuyas concentraciones se controlan por adicin de En la figura se muestra un esquema de la organizacin de una memoria de acceso aleatorio de lectura y
impurezas aceptoras y donadoras respectivamente escritura (R/W RAM memory). Los elementos bsicos de memoria se organizan en forma de matriz de
celdas de memoria cada una de las cuales puede ser seleccionada individualmente a partir de una lnea de
p n seleccin de columna y una de fila, cuyo esquema se muestra en la figura de abajo. El conjunto de lneas
de seleccin se obtiene de la decodificacin de las lneas de direccin de acceso a memoria. Una lnea adi-
corriente grande cional denominada WE indica si el acceso a las celdas de memoria es de lectura de la informacin almace-
nada, o de modificacin de dicha informacin, esto es de escritura de la celda de memoria. El dato a
escribir o leer llega a todas las celdas del array por medio de la lnea de dato, DIN para escritura, DO para
lectura.
X1
Seleccin de fila
XM
W R
Y1 YN
Entrada Seleccin de columna Salida
Esta organizacin es comn a todas las memorias RAM de lectura y escritura, por tanto es comn a las
memorias RAM dinmicas y RAM estticas.
Por otra parte ambos tipos de memorias son consideradas memorias voltiles, dado que mantienen la
informacin almacenada, slo mientras estn alimentadas.
-7-
La principal diferencia entre ellas radica en el circuito empleado para realizar la celda bsica de almace-
namiento de informacin, esto es, la celda bsica de memoria:
En el caso de la memoria RAM esttica la celda bsica de memoria la constituye un circuito biestable,
como el de la figura de abajo a la izquierda. Dado que cada uno de sus dos estados estables se asocia a cada
una de las variables binarias, es capaz de almacenar un bit de informacin por tiempo indefinido siempre
que el circuito est alimentado, y sin circuitera adicional. En el caso de la memoria RAM dinmica la
celda bsica de memoria la constituye un circuito cuyo elemento de almacenamiento es un condensador,
como el de la figura de abajo a la derecha, la informacin es almacenada en trminos de la tensin en los
terminales de condensador: cuando este est cargado se dice que almacena un uno lgico, y cuando est
descargado se dice que almacena un cero. Dada la presencia de corrientes de fuga, el almacenamiento del
uno lgico se degrada con el tiempo, por lo que en este tipo de memorias es necesario incluir un procedi-
miento de refresco del valor almacenado. Este inconveniente frente a las memorias estticas es compen-
sado con la mayor capacidad de integracin de las memorias dinmicas debido a la simplicidad de su celda
bsica de almacenamiento.
Celda bsica de Memoria Esttica Celda bsica de Memoria Dinmica

C C
Lnea de sensado de columna

Xj
Seleccin de fila
A Seleccin de fila
Celda ij
W R
Yj
Entrada
Seleccin de fila Salida
-8-
DISPOSITIVOS ELECTRNICOS. va
vin=5V vo1
INGENIERO TCNICO EN INFORMTICA DE GESTIN. A B
1 Curso Grupo C. vo2

B
Examen extraordinario. Curso 02/03. Mlaga 3-9-2003. n
vo2
B
1.- De qu tipo es el cristal para el que existen electrones que ocupan niveles de energa en la banda de
conduccin de menor energa que otros que ocupan niveles en la banda de valencia? Justifica la res- vi vo
puesta. En qu cristales nunca es posible encontrar esa situacin y por qu? Cita algn ejemplo de cada VCC=5V A vo
uno de estos cristales. (0,75 puntos) VOH= VCC
Rc=5K
R=3K
2.- Qu es un diodo LED? Y un fotodiodo? Y un diodo Zener? Indicar sus principales diferencias y D2 D1 vo
semejanzas. (0,75 puntos) Qo
vi Di Rb=10K VOL=VCESAT
3.- Qu es una memoria de acceso aleatorio. Cules son sus principales ventajas e inconvenientes frente a
una memoria de acceso secuencial. Cita algunos ejemplos. (0,5 puntos)
VBEact=VBEon=0.7V VBEsat=0.7V vi
4.- En el circuito de la Figura 1 se sabe que el diodo DB conduce: VCEsat=0.2V =60 V=0.7V VIL=VIH=VBEON+V
a) Determinar el estado de conduccin de Q. Justificar la respuesta verificando las condiciones de fun- vo
cionamiento de cada dispositivo. VCC=5V vi vo
VOH=VCC
b) Determinar la tensin de salida, vo, y la potencia consumida en la resistencia RL. B
c) Determinar la potencia en las fuentes independientes de corriente. Se comportan stas como ele- Rc=6K
mentos activos o como elementos pasivos? Justificar la respuesta. vo
(3 puntos) Rb=10K R
B
V = ----------- ( V V )+V
A CC CE SAT BE ON
5.- Para el inversor CMOS de la Figura 2: vi Qo R
C
VOL=VCESAT
a) Determinar el intervalo de valores de Vi para los que el transistor MP conduce en saturacin y el tran-
sistor MN en hmica. Justificar adecuadamente la respuesta. VIH=VA vi
VBEact=VBEon=VBEsat=0.7V
b) Calcular el valor de vo y la potencia consumida para los valores de Vi extremo de dicho intervalo. VIL=VBEON
VCEsat=0.2V =60
(2 puntos)
Figura 3
VCC
VDD
I2 FORMULARIO:
RB1 Vd Vd -
MP + - + V Id si Id 0
DB Id
Vd - V si
Vd 0
+ V Id
ideal
+
Q + D
I1 Vi MN v
RL vo
C C D
RB2 O G VT > 0
B
B si V BE V BEon G si V GS V T
- E
S
_ E S D
C
D
2
G VT < 0
DB modelo tensin umbral V= 0.7V =100 VDD = 5 V VTP = 1 V P = 25 A/V2 si IB 0 I D = --- ( V GS V T )
S
2
VBEact = VBEon= VBEsat= 0.7V VCEsat = 0.2V VTN = 1 V N= 25 A/V2 IB IB si V GS V T
Vi = ?
B y V CE V CEsat G
DS V GS V T
VCC = 10 V I1 = 0,8 mA I2 = 6,0 mA S y V
VBEON E
RB1 = 10K; RB2 =1M RL = 100 2

C D VDS
Figura 1 Figura 2 si IB 0 I D = ( V GS VT )VDS ---------
2
VCEsat
IB
6.- Para el circuito digital de la Figura 3: si V GS V T
B y I B I C G
a) Calcular los mrgenes de ruido de cada uno de los inversores que se emplean en dicho circuito. Cul
DS V GS V T
VBEONE S y V
de ellos es ms inmune al ruido? Justifica la respuesta.
b) Calcular el valor de va para n=2 y verificar que el circuito funciona correctamente. Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern publicadas el prximo
(3 puntos) 19 de Septiembre en los tablones oficiales del centro.
-9-
- 10 -
SOLUCIONES. El fotodiodo, es un dispositivo electrnico basado en la unin p-n, y que aprovecha el siguiente fenmeno.
Cuando una unin p-n polarizada en inversa se ilumina, se observa un incremento en el valor de la
1.- De qu tipo es el cristal para el que existen electrones que ocupan niveles de energa en la banda corriente inversa de saturacin Io, Este aumento es proporcional a la intensidad de la luz incidente, y es
de conduccin de menor energa que otros que ocupan niveles en la banda de valencia? Justifica consecuencia de la ruptura de enlaces covalentes y por tanto de la generacin de parejas electrn - hueco,
la respuesta. En qu cristales nunca es posible encontrar esa situacin y por qu? Cita algn que tiene lugar por la absorcin de fotones, y por tanto de su energa, por parte de los electrones que for-
ejemplo de cada uno de estos cristales. man parte de dichos enlaces.
Ver Transparencia 2 del Tema 3. El diodo Zener es un dispositivo electrnico formado por una unin p-n, diseada para conducir polari-
BANDAS DE ENERGIA zada en inversa. Aprovecha el fenmeno denominado ruptura Zener. Para un diodo normal esta situacin
Los cristales para los que existen electrones que ocupan niveles EN UN CONDUCTOR provoca la ruptura de la unin p-n, produciendo un fenmeno denominado ruptura en el que se produce
de energa en la banda de conduccin de menor energa que una reaccin en avalancha en la que a partir de la ruptura de algunos de los enlaces covalentes del cristal
otros que ocupan niveles en la banda de valencia se denominan semiconductor, consecuencia de la aplicacin del campo elctrico externo intenso, se produce una genera-
cristales conductores. Su estructura de bandas de energa se cin de gran cantidad de portadores libres, que provocan a su vez la ruptura de nuevos enlaces covalentes
Banda de conduccin
Energa
muestra en la figura de la derecha. En estos cristales, la banda de y un aumento de portadores por generacin de pares electrn-hueco, todo ello como reaccin en cadena.
conduccin y de valencia se solapan, de modo que pueden exis- Este fenmeno, perjudicial en un diodo normal, es aprovechado en el diodo Zener. En estas condiciones, el
tir electrones libres (electrones pertenecientes a la banda de con- Banda de valencia diodo es capaz de fijar la tensin en sus terminales a un valor VZ denominado tensin Zener cuando la
duccin) de menor energa que otros que pertenecen a la banda tensin VD en sus terminales supera dicho valor y conducir en inversa una corriente importante.
de valencia. Como ejemplo de este tipo de cristales puede citarse
el de cualquier metal, por ejemplo oro, plata, cobre, platino que Las bandas se solapan
son buenos conductores de la electricidad.
3.- Qu es una memoria de acceso aleatorio. Cules son sus principales ventajas e inconvenientes
frente a una memoria de acceso secuencial. Cita algunos ejemplos.
Los cristales para los que esta BANDAS DE ENERGIA BANDAS DE ENERGIA Ver Transparencia 1del Tema 7.
situacin nunca se d son, o bien EN UN AISLANTE EN UN SEMICONDUCTOR
cristales aislantes, o bien crista-
La principal caracterstica de las memorias de acceso aleatorio (memorias RAM) consiste en que cual-
les semiconductores. En ambos,
Banda de conduccin Banda de conduccin quier dato almacenado en ellas puede ser direccionado de forma independiente para su acceso. Esto per-
la estructura de bandas de energa,
mite que el tiempo de acceso a la informacin almacenada sea prcticamente independiente de la posicin
mostrada en las figuras de la dere- Energa
Energa
fsica y/o secuencia de almacenamiento de dicha informacin en el sistema de memoria. Frente a estas, las
cha, es tal que los niveles de ener- Eg > 5eV Eg = 1.1 eV (Si)
memorias de acceso secuencial, limitan la forma de acceso a la informacin de forma que el tiempo de
ga de la banda de conduccin son
acceso depende de ambos aspectos, posicin fsica y/o secuencia de almacenamiento de la informacin en
simplre superiores a los de la Banda de valencia
el sistema de memoria. Para acceder a una informacin dada es necesario seguir un protocolo o secuencia
banda de valencia, sin posibilidad Banda de valencia de acceso.
de solapamiento entre bandas, esto
es, las banda de conduccin y la Las bandas nunca se solapan
Entre la ventajas de la primeras, frente a las segundas cabe citar, adems de su menor y ms uniforme
banda de valencia estn separadas
tiempo de acceso, lo que permite una mayor velocidad de operacin, la regularidad de su estructura, lo
por una banda de energa denominada banda prohibida. Por tanto no pueden existir electrones libres (elec-
que redunda a su vez en una regularidad en los circuitos electrnicos empleados en su diseo, que facilita
trones pertenecientes a la banda de conduccin) de menor energa que otros que pertenecen a la banda de
su integracin en sistemas VLSI. Su principal inconveniente, siempre comparada con las memorias de
valencia; cualquier electrn que se encuentre en la banda de conduccin de alguno de estos cristales (esta
acceso secuencial, reside en su ms limitada capacidad de almacenamiento de informacin.
situacin es poco probable en los aislantes, aunque lo es bastante ms en los semiconductores, de ah su
nombre) tendr siempre ms energa que cualquier otro electrn que se encuentre en la banda de valencia.
Como ejemplos de la primera pueden citarse las memorias RAM estticas o dinmicas que constituyen la
Un ejemplo de de cristales aislantes lo constituye los cristales diamante (cristal de carbono), mientras que
memoria principal de los sistemas basados en microprocesador, o bien las memorias ROM, (PROM,
un ejemplo de los segundos lo tenemos en los cristales de silicio.
EPROM EEPROM, etc.) Ejemplo de las segundas encontramos en los elementos de almacenamiento
masivo, discos duros y flexibles, cintas magnticas, CD-ROM, etc.
2.- Qu es un diodo LED? Y un fotodiodo? Y un diodo Zener? Indicar sus principales diferencias
y semejanzas.
Ver Transparencia 27 del Tema 4.
El diodo emisor de luz (LED) es un diodo de unin pn fabricado con un compuesto semiconductor deno-
minado Arseniuro de Galio (AsGa) y se caracteriza por que es capaz de emitir fotones de luz visible o
infrarroja cuando conduce en polarizacin directa. La intensidad de la radiacin luminosa es propor-
cional a la intensidad de corriente elctrica, aunque suele presentar un valor de tensin umbral superior al
diodo normal. Polarizado en inversa se comporta tambin como un diodo normal.
- 11 -
4.- En el circuito de la Figura 1 se sabe que el diodo DB conduce: Desde este nudo, para el clculo de la resistencia Norton RN, ambas resistencias aparecen en paralelo
a) Determinar el estado de conduccin de Q. Justificar la respuesta verificando las condiciones de V CC
funcionamiento de cada dispositivo. por lo que R N = R B1 //R B2 , mientras que para la corriente Norton IN, se tiene I N = ---------- I 1 .
R B1
b) Determinar la tensin de salida, vo, y la potencia consumida en la resistencia RL.
c) Determinar la potencia en las fuentes independientes de corriente. Se comportan stas como
elementos activos o como elementos pasivos? Justificar la respuesta. VCC
RN = R B1 //R B2 9,90k
V CC
IN = ---------- I1 = 0,20mA
VCC R B1 + I2
I2 vI2
RB1 _
vDB IC +
DB _ IB
+ NA + + IRL
Q Qv
+ IN IDB DB + CE
vBE_ _
I1
RB2 RL vo vIN RN IRN R L vo
_
_ _
DB modelo tensin umbral V= 0.7V =100 Figura 1.2
VBEact = VBEon= VBEsat= 0.7V VCEsat = 0.2V
VCC = 10 V I1 = 0,8 mA I2 = 6,0 mA
Consideramos en primer lugar el caso 1), esto es, DB ON - Q Activa. Sustituyendo los modelos corres-
RB1 = 10K; RB2 =1M RL = 100 pondientes del diodo y el transistor en el circuito de la Figura 1.2 resulta el esquema de la Figura 1.3.
Figura 1
VCC
Si Q est en activa
Nota: En la solucin que aqu se presenta se analizan todos los casos posibles, esto es, es la solucin ms general. Es claro que la res- se ha de cumplir: a) I B 0 y b) V V
CE CEsat
puesta ms simple al enunciado del problema, y por tanto una respuesta correcta, es la que contempla el nico caso que vlido. + I2 Si DB conduce
vI2 se ha de cumplir: c) I DB 0
a) En primer lugar se asignarn nombres y referencias a las variables de circuito. El resultado es el _
esquema de la Figura 1.1. IC = IB + Del anlisis del circuito se tiene de forma directa:
+ IRL
Es claro que si el diodo DB conduce, el IDB=IB vCE
VCC NA DB vIN = R N I N = v + v BE ON (1)
transistor Q tambin conducir, dado que la ICC + IN _Q R L vo v IN v + v BE ON
vBEON IDB = I B = I N ------- = IN --------------------------- (2)
corriente de base del transistor Q coincide V RN RN
+ I2 vIN RN
con la corriente del diodo ( I DB = I B ). Por lo
_ IRN _ IR L = I 2 I B (3)
tanto lo que habr que determinar es en que IRB1
vI2
RB1 (4)
regin lo hace: en su regin activa, o bien en _ v CE = v O = R L I RL
la de saturacin. vDB IC +
_ IB Sustituyendo los valores numricos:
NA + + IRL R N = RB 1 //R B2 9,90k
Qv V CC
Se tienen pues dos casos: + I1 IDB DB + CE IN = ---------- I 1 = 0,20mA
v IN = 1,40V
vBE_ _
RL vo
R B1 1,40V
vI1 RB2 IRB2 ID B = I B = 0,20mA ------------------ = 0,058mA > 0 Se cumple a) y c)
9,90k
1) DB ON- Q Activa Figura 1.3
_ IR L = 6mA ( 100 0,058mA ) = 0,2mA
2 DB ON - Q Saturacin _
v CE = 20mV < V CE sat No se cumple b)
Figura 1.1
Antes de analizar cada uno de ellos y dado que de momento slo estamos interesados en el clculo de
Q no trabaja en su regin activa, por tanto ha de trabajar en saturacin y la situacin correcta ser la
las variables IDB, VDB, IB, IC,VBE,VCE, que son las variables que aparecen el los modelos de los dispositi-
contemplada en el caso 2).
vos DB y Q respectivamente, el circuito de la Figura 1.1 puede ser sustituido para este propsito por el cir- Vamos a verificarlo. Sustituyendo los modelos correspondientes del diodo y el transistor en el circuito
cuito equivalente ms sencillo de la Figura 1.2, donde las resistencias RB1 y RB2 y su conexin a VCC, y la de la Figura 1.2 resulta el esquema de la Figura 1.5.
fuente independiente I1 han sido sustituidas por su equivalente Norton desde el nudo NA.
- 12 -
5.- Para el inversor CMOS de la Figura 2:

a) Determinar el intervalo de valores de Vi para los que el transistor MP conduce en saturacin y
VCC el transistor MN en hmica. Justificar adecuadamente la respuesta.
Si Q est en saturacin
se ha de cumplir: a) I B 0 y b) I B I C b) Calcular el valor de vo y la potencia consumida para los valores extremo de dicho intervalo.
+ I2 Si DB conduce
vI2 se ha de cumplir: c) I DB 0 VDD
_
IC + MP
+ IRL
NA DB IDB=IB vCESAT v IN = RN IN = v + v BE ON (3)
_Q +
+ IN RL vo v IN v + v BE ON
I DB = IB = IN ------- = I N --------------------------- (4) Vi MN v
V vBEON RN RN O
vIN RN v CE SAT
IRN _ IRL = ------------------ (7) -
_ RL
IC = I 2 I RL (8)
VDD = 5 V VTP = 1 V P = 25 A/V2
R N = R B1 //RB 2 9,90k Sustituyendo los valores numricos: VTN = 1 V N= 25 A/V2
Vi = ?
V CC v IN = 1,40V
I N = ---------- I 1 = 0,20mA
R B1 1,40V Figura 2
I D B = IB = 0,20mA ------------------ = 0,058mA > 0 Se cumple a) y c)
9,90k
Figura 1.5 0,2V
I RL = ------------- = 2mA
100
IC = 6mA 2mA = 4mA < 5,8mA = IB Se cumple b) En primer lugar resulta conveniente poner nombre a las variables del circuito sobre las que se va a razonar;
lo haremos segn ilustra la Figura 2.2:
Por tanto hemos verificado que DB conduce y que Q trabaja en su regin de saturacin.
a) Para que el transistor MP conduzca en saturacin se ha de verifi-
car que V TP V SGP y que V SDP V SGP V TP . VDD
ISP
b) Del anlisis anterior tenemos que vo = vCESAT , por lo que el valor de vo es 0,2V. VSGP +
Dado que del circuito de la Figura 2.2 se tiene que
Por su parte la potencia consumida por la resistencia RL (PRL) puede ser calculada de diferentes mane- - +
V SGP = V DD V i y que V SDP = V DD V o . MP VSDP
2
2 vO IGt= 0
ras: P RL = v O I RL = I RL R L = ------ . Sustituyendo valores numricos se tiene P RL = 0,4mW .
Sustituyendo en las expresiones anteriores resulta
-
RL
O +
-) V TP V DD V i y de aqu V i V DD V TP IDN
c) Para el clculo de la potencia en las fuentes independiente hemos de volver al esquema inicial de cir- -) V DD V o V DD V i V TP
IGb= 0
cuito, antes de la sustitucin realizada tras el clculo del equivalente Norton, (ver Figura 1.1). y de aqu V i V o V TP , o bien V o Vi + V TP . VDSN = VO
Vi MN
As, la potencia en la fuente I1 resulta ser P I1 = v I1 I 1 , mientras que para la fuente I2 resulta ser +
VGSN -
P I2 = v I2 I 2 . Por otra parte para que el transistor MN conduzca en hmica se ha -
Es claro que comparando la Figura 1.1 con la Figura 1.5 se tiene que v I1 = v IN = 1,40V y que de verificar que V TN V GSN y que V DSN V GSN V TN .
Figura 2.2
v I2 = V CC v O = 9,8V , por tanto se tiene que P I1 = 1,40V 0,8mA = 1,12mW y que
Dado que del circuito de la Figura 2.2 se tiene que V GSN = V i y que V DSN = V o .
P I2 = 9,8V 6mA = 58, 8mW .
Finalmente y dado el criterio de signo utilizado para dar referencia a las variables del circuito (criterio Sustituyendo en las expresiones anteriores resulta
de elemento pasivo), como ambas potencias son positivas hay que concluir que ambas fuentes indepen- -) V TN V i y que Vo V i V TN o bien V i V o + V TN .
dientes se comportan como elementos pasivos.
Finalmente y dado que los datos del enunciado son tales que V TP = V TN = 1V , todas estas condiciones
pueden resumirse en la condicin V o + V TN V i V DD V TP . O bien V o V i V TP con Vi V DD V TP .
Sustituyendo valores numricos V o + 1 V i 4 . O bien V o V i 1 con V i 4 .
Adems para el nodo O se ha de cumplir que la corriente ISP en saturacin sea igual a la corriente IDN en
hmica.
- 13 -
6.- Para el circuito digital de la Figura 3:

As en resumen se tiene que I SP ( sat ) = I DN ( ohm ) a) Calcular los mrgenes de ruido de cada uno de los inversores que se emplean en dicho circuito.
Cul de ellos es ms inmune al ruido? Justifica la respuesta.
2
V DSN b) Calcular el valor de va para n=2 y verificar que el circuito funciona correctamente.
-----P- ( V SGP V TP ) 2 = N ( V GSN V TN )V DSN ------------
2 2
vin=5V va vo1
A B
2
Vo vo2
-----P- ( V DD V i V TP ) 2 = N ( V i V TN )V o ------ B
2 2
n
Sustituyendo valores numricos y reordenando von
2 2 B
( 4 V i ) = [ 2 ( V i 1 )V o V o ]
2 2 vi vo
V o 2 ( V i 1 )V o + ( 4 V i ) = 0 VCC=5V A vo
VOH= VCC
Rc=5K
R=3K
D2 D1 vo
Cuya solucin es Qo
2 2
V o = ( V i 1 ) ( V i 1 ) ( 4 V i ) = ( V i 1 ) 6V i 15 vi Di Rb=10K VOL=VCESAT
Dado que se ha de verificar que V o V i 1 con V i 4V VBEact=VBEon=0.7V VBEsat=0.7V vi

VCEsat=0.2V =60 V=0.7V VIL=VIH=VBEON+V
de las dos soluciones posibles, la solucin vlida ha de ser V o = ( V i 1 ) 6V i 15 (9)
pero como adems esa solucin ha de ser un nmero real se ha de verificar que 6V i 15 0 VCC=5V vi vo vo
VOH=VCC
de donde se tiene que la solucin es vlida para V i 2,5V B
Rc=6K
En resumen: Para que el transistor MP conduzca en hmica y el transistor MN conduzca en saturacin vo
se ha de verificar que Rb=10K R
B
V = ----------- ( V V )+V
A CC CE SAT BE ON
Qo R
C
2,5V V i 4V vi VOL=VCESAT
VIH=VA vi
b) Para V i = 2,5V sustituyendo en la expresin (9) se tiene que V o = 1,5V . Mientras que para V i = 4V VBEact=VBEon=VBEsat=0.7V
VIL=VBEON
VCEsat=0.2V =60
sustituyendo en la expresin (9) se tiene que V o = 0V .
Figura 3
Por lo que respecta a la potencia consumida, dado que en todo este intervalo el transistor MP conduce
en saturacin se tiene que la corriente que ha de aportar la fuente resulta ser a) Los mrgenes de ruido para cada uno de los inversores de la Figura 3 se definen:
Margen de ruido para el cero: NML = VIL - VOL
P 2
I SP ( sat ) = ------ ( V DD V i V TP ) , que es una funcin de la tensin de entrada Vi, por lo que para la poten- Margen de ruido para el uno: NMH= VOH - VIH
2
Para el caso del inversor (A) estas expresiones toman la forma:
P 2 25 2 Margen de ruido para el cero: NML = VBEON+V - VCESAT
cia se tiene que P DD ( V i ) = V DD I SP ( sat ) = V DD ------ ( V DD V i V TP ) = 5 ------ ( 4 V i ) (10), que es
2 2 Margen de ruido para el uno: NMH= VCC - (VBEON+V)
tambin una funcin de la tensin de entrada Vi. Por tanto para el inversor (A) se tiene que NML = 1,2V y NMH= 3,6V.
As, para V i = 2,5V , sustituyendo en la expresin (10) se tiene que P DD ( 2,5 ) = 140,625W . Mien-
tras que para V i = 4V , sustituyendo en la expresin (10) se tiene que P DD ( 4 ) = 0W . Para el caso del inversor (B) las expresiones toman la forma:
Margen de ruido para el cero: NML = VBEON - VCESAT
Margen de ruido para el uno: NMH= VCC - VA (VA se calcula como se indica en la Figura 3)
Por tanto para el inversor (B) se tiene que NML = 0,5 V y NMH= 4,16V.
El margen de ruido se define como el mnimo de los valores NML y NMH. A la vista de anteriores datos el
inversor ms inmune al ruido es el (A), su margen de ruido es 1,2V, mayor que el del (B) que es 0,5V.
- 14 -
b) En el circuito de la Figura 3, el inversor del tipo (A) es un inversor de la familia DTL, mientras que los
inversores del tipo (B) lo son de la familia RTL.
Dado que la tensin a la entrada vin es 5V, esto es, un uno lgico, a la salida del inversor tipo (A), si todo
funciona adecuadamente se tendr un cero lgico, al que corresponder un valor de tensin v a V IL , con
VIL al nivel lgico cero a la entrada del inversor tipo (B). Por otra parte, en esta situacin, cualquiera de las
salidas de los inversores tipo (B) del circuito ser a su vez un uno lgico.
De lo estudiado en la teora se sabe que, si la salida del inversor tipo (A) (inversor DTL) ha de ser un
cero lgico, el transistor Qo correspondiente estar en saturacin, mientras que para los inversores tipo (B),
sus correspondientes transistores Qo estarn en corte.
Por lo tanto para n=2 que es el caso que se plantea en este apartado b), para el clculo de va se tendr el
circuito equivalente de la Figura 3.1.
1 va 1
A B VCC
0 1
B
RCB
vo1
VCC C VCC
RBB B
RCA QoB1
RAA
V D1 va IB E RCB
C
+ vo2
Di D2 V B VCESAT RBB B
QoA QoB2
RBA VBEON E vo1= vi2 +

vi1= 5
-
IB E
Figura 3.1
En este circuito se tiene que v a = V CESAT = 0, 2V .

Como adems se cumple que V CESAT < V IL = V BEON = 0, 7V es claro todos los transistores QoB
de los inversores del tipo (B) estarn en corte por lo que la corriente IB en cada una de las ramas que
constituyen el puerto de entrada de estos es nula. As nada impide que el transistor QoA del inversor
tipo (A) permanezca en saturacin y la situacin sea estable.
De modo que el circuito funciona correctamente proporcionando en cada una de las salidas vo1 y vo2 un
uno lgico de valor voi = VCC.
- 15 -
- 16 -
DISPOSITIVOS ELECTRNICOS. 3.- Responde brevemente a las siguientes cuestiones:

a) Qu es un semiconductor intrnseco? Cita al menos dos ejemplos.
INGENIERO EN INFORMTICA.
b) Qu es un semiconductor extrnseco? Cita al menos dos ejemplos.
1 Curso Grupo D. c) Indica cules son las principales diferencias que existen, en cuanto a su naturaleza, y en cuanto al
mecanismo que la origina, entre la corriente elctrica que circula a travs de un cristal conductor y uno
Examen ordinario. Curso 03/04. Mlaga 25-6-2004. semiconductor. (1 puntos)
4.- Responde brevemente a las siguientes cuestiones:

1.- Para el inversor de la Figura1(a), cuya caracterstica de transferencia (curva vo(vi)) se esboza en la VDD
Figura 1(b) obtener:
a) Sus niveles lgicos y su margen de rudo. Justificar adecuadamente la respuesta.
b) El valor de tensin vo, la potencia aportada por la fuente VCC y la corriente de base del transistor Q2 Vo
para vi = 1,5V.
c) Que valor lgico, (1 o 0 lgico), podra ser asociado a la tensin de entrada vi del apartado b)? VA VC
Justificar adecuadamente la respuesta.
(4 puntos) VB VD
VBEact = VBEon= VBEsat= 0.7V VCC
VCEsat = 0.2V vo Figura 3
Rc
=100 a) Que funcin booleana realiza el circuito NMOS de la Figura3? Justifica la respuesta describiendo
VOH
VCC = 5 V RB + brevemente el razonamiento que ha llevado a ella.
Q1 b) Indica cules son las caractersticas ms destacables de esta familia lgica y sus principales ventajas
RB =0,8M
e inconvenientes si se compara con la familia CMOS.
RC = 10K vo (1 punto)
vi 5.- Qu es un tansistor MOS de puerta flotante? Describe brevemente su principio de funcionamiento e
VOL
indica cual es su principal aplicacin en el mbito de las memorias semiconductoras?
Q2 (1 punto)
VIH vi
_ VIL
Figura 1(a) Figura 1(b)

Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern
2.- Para el circuito inversor de la Figura 2, Calcular el valor de vo y la potencia aportada por la fuente VDD, publicados el prximo 9 de Julio en los tablones oficiales del centro.
para:
a) VI = 0V
b) VI = VDD. FORMULARIO:
Vd
+ - +
Vd - V Id si Id 0
Justificar la respuesta en cada caso verificando que se cumplen las condiciones de la zona de trabajo en la Id V Id +
Vd - V si
Vd 0
ideal
que se supone que se encuentran ambos transistores.
(3 puntos) D
C C D
G VT > 0
B
VDD VDD = 5 V E
S
E S D
RG RG = 1M
Mp C
D
2
G VT < 0
VTn = 1 V si IB 0 I D = --- ( V GS V T )
2 S
VTp = 1 V IB IB si V GS V T
+ p = 15A/V2 B y V CE V CEsat G
DS V GS V T
S y V
VBEON E
Mn
n = 64A/V2
VI
vO 2
C D VDS
- si IB 0 I D = ( V GS VT )VDS ---------
2
VCEsat
IB
Figura 2 V GS V T
B y I B I C G si
DS V GS V T
VBEONE S y V
1 2
- 17 -
- 18 -
Solucin del Examen de Junio de Dispositivos Electrnicos. Curso Acadmico 03-04 Solucin del Examen de Junio de Dispositivos Electrnicos. Curso Acadmico 03-04
SOLUCIONES. Para estimar cual debe ser el estado de los transistores en esa regin debemos tener en cuenta las siguientes
consideraciones:
1.- Para el inversor de la Figura1(a), cuya caracterstica de transferencia (curva vo- vi) se esboza en
la Figura 1(b) obtener: 1) Segn el esquema de la Figura 1.1, el transistor Q2, si conduce, lo har en activa, dado que para
a) Sus niveles lgicos y su margen de rudo. Justificar adecuadamente la respuesta. l, al tener cortocircuitados sus terminales de base y colector, se cumple siempre que V BE = V CE y por
b) El valor de tensin vo, la potencia aportada por la fuente VCC y la corriente de base del
tanto, si conduce se tendr que V CE = V BEon > V CEsat .
transistor Q2 para vi = 1,5V.
c) Que valor lgico, (1 o 0 lgico), podra ser asociado a la tensin de entrada vi del apartado b)?
2) El comportamiento del transistor bipolar en conmutacin, esto es, en los circuitos que representan
Justificar adecuadamente la respuesta. funciones booleana, como es el caso del circuito aqu propuesto, es conocido. Segn el esquema de la
curva caracterstica, se tienen tres situaciones:
VCEsat = 0.2V S1) El tramo lineal de valor constante v O = V OH , para el que lo habitual es que el transistor Q1
Rc vo
=100
est en corte; de modo que el valor de la variable v i en el lmite superior de esta regin
VCC = 5 V VOH
RB + determina V IL .
RB =0,8M Q1
RC = 10K vo S2) El tramo lineal de valor constante v O = V OL , para el que lo habitual es que el transistor Q1
vi est en saturacin; de modo que el valor de la variable v i en el lmite inferior de esta regin
VOL
Q2 determina V IH .
VIH vi
_ VIL
S3) El tramo de pendiente negativa, comprendido entre los anteriores, para el que lo habitual es
que el transistor Q1 est en activa; de modo que el valor de la variable v i en el lmite inferior
Figura 1(a) Figura 1(b) de esta regin coincide con el lmite superior de S1) y en el lmite superior de esta regin con
el inferior de S2).
a) Como ilustra la Figura 1(b), los niveles lgicos coinciden con los valores de abscisa y ordenada en los
puntos que delimitan las fronteras de las diferentes regiones lineales en las que se descompone la curva 3) Del esquema del circuito se deduce que Q2 slo conducir si lo hace Q1, en caso contrario, ambos
caracterstica. A partir de stos es posible calcular los mrgenes de ruido para el cero y para el uno, los transistores estarn cortados. Esto es as por la conexin entre los terminales de emisor de Q1 y colector
cuales se definen: de Q2, que liga a las respectivas corrientes.
Margen de ruido para el cero: NM L = VIL - VOL
Margen de ruido para el uno: NM H = VOH - VIH As pues, en el circuito de la Figura 1.1, de las consideraciones 1 y 3 cabe razonar que para los dos
Finalmente, el margen de ruido, NM, queda definido por el mnimo de los valores NML y NMH, esto es, transistores en conjunto se tendrn las siguiente combinaciones de estados de conduccin:
NM=min(NML y NMH).
As pues, para responder a este apartado es necesario encontrar dichos valores frontera. Para ello bastar 1) Q1 CORTE - Q2 CORTE
con considerar slo la regin central de la curva, estimar el estado de los transitores en ese intervalo de vi, 2) Q1 ACTIVA- Q2 ACTIVA
analizar el circuito resultante y determinar los extremos de dicho intervalo. 3) Q1 SATURACIN - Q2 ACTIVA
En la Figura 1.1 se reproduce el circuito inversor del enunciado incorporando las variables de circuito que
sern empleadas en su anlisis, as como sus referencias. Es claro que el Caso1) debe corresponder con la situacin S1) descrita ms arriba; el Caso3) con la
VCC situacin S2) y finalmente el Caso2) con la situacin S3).
IC1 Rc Por tanto, para obtener los niveles lgicos, y a partir de ellos el margen de ruido, que es en definitiva lo que
se pide en este apartado a), analizaremos el circuito resultante del Caso2).
IB1 RB VBEact = VBEon= VBEsat= 0.7V
+ +
Q V VCEsat = 0.2V Por otra parte, cabe hacer notar que una alternativa para responder a este apartado, sera considerar los
+ _ 1_ CE1
VBE1 =100 casos Caso1) y Caso3) y encontrar los valores que delimitan las correspondientes regiones.
vi vo VCC = 5 V
IB2
IC2 A continuacin se analiza en detalle el Caso2 para confirmar las correspondientes suposiciones y
+ RB =0,8M responder al enunciado del problema. Posteriormente, y antes de abordar la solucin del apartado b), se
Q2 VCE2
+ RC = 10K analizan tambin el Caso 1) y el Caso 3), para que sirva al alumno como ejemplo y solucin alternativa.
VBE2 _ _
_
Figura 1.1
Ingeniero en Informtica. Curso 1 Grupo D. Universidad de Mlaga 3 Ingeniero en Informtica. Curso 1 Grupo D. Universidad de Mlaga 4
- 19 -
S3)-Caso2) Q1 ACTIVA- Q2 ACTIVA; por tanto se asume que V BE1 = V BEon ;V BE2 = V BEon , A partir de stos se calculan los mrgenes de ruido:
I C1 = I B1 e I C2 = I B2 . El circuito resultante se muestra en la Figura 1.2:
Margen de ruido para el cero: NM L = VIL - VOL = 0,5V
Margen de ruido para el uno: NM H = VOH - VIH= 0,32V
Se tienen que verificar las siguientes condiciones:
VCC
Si Q1 est en Activa se ha de cumplir: a) I B1 0 Finalmente, el margen de ruido, definido como el mnimo de los valores NML y NMH, a la vista de
M2 b) V CE1 V CEsat
IC1 Rc anteriores datos resulta ser 0,32V.
IB1 Si Q2 est en Activa se ha de cumplir: c) I B2 0

IB1 RB + +
VCE1 d) V CE2 V CEsat Hasta aqu la respuesta al apartado a). A continuacin se proporciona una solucin alternativa igualmente
_ correcta que pasa por analizar los casos 1) y 3, en lugar de considerar slamente el Caso2.
VBEon N1 Del anlisis del circuito se tiene de forma directa:
vi IB2 vo N1: ( + 1 )IB1 = ( + 1 )IB 2 (1)
IB2 IC2 El Caso1) proporcionar los valores de los niveles lgicos V IL y V OH , mientras que del anlisis del
v i 2VB Eon
M3 +
VCE2 M1: IB1 = ---------------------------- (2) Caso3) se obtendrn los valores de V IH y V OL
RB
M1 _
VBEon _ M2: VC E1 = VC C RC I B1 V CE2 (3)
S1) - Caso1) Q1 CORTE - Q2 CORTE; por tanto se asume que I B1 = I C1 = I B2 = I C2 = 0 . El circuito
M3: V CE 2 = V BEo n (4)
Figura 1.2 resultante se muestra en la Figura 1.4:
Sustituyendo (2) en a) se tiene que : v i 2VB Eon (5)
Sustituyendo (2) y (4) en (3) y luego sta en b) se tiene que : VCC Se tienen que verificar las siguientes condiciones:
v i 2V BE on RB Si Q1 est en corte se ha de cumplir: a) V BE1 V BEon
VC E1 = VC C RC ---------------------------- VB Eon V CE sat vi 2VB Eon + ---------- ( V CC ( V CEsa t + V BE on ) )
RC
(6)
RB IC1 Rc
De (1) se tiene que : IB 1 = I B2 , luego si se cumple a) se cumple tambin c) Si Q2 est en corte se ha de cumplir: b) V BE2 V BEon
IB1 RB
De (4) se tiene que d) siempre se verifica + + Del anlisis del circuito se tiene de forma directa:
}
Q V
{
(5) v i 1,4V + _ 1_ CE1 M1: V BE 1 = v i V BE 2 (1)
Sustituyendo valores numricos se concluye que
(6) v i 4,68V a), b) y c) se cumplen si 1,4V v i 4,68V M1
VBE1
Sustituyendo (1) en a) se tiene que :
vo V BE 2 vi V B Eon (2)
vi IB2
RC 2V BE on R C IC2 Sustituyendo (2) en b) se tiene que : vi 2vBE on
en cuyo caso v O = V CE 1 + VC E2 = ----------vi + V CC + ----------------------------
RB RB
- vO = 1,25v i + 6, 75 +
+ Q2 VCE2 Sustituyendo valores numricos
VBE2 _
_
_ se concluye que a) y b) se cumplen si:
Los resultados confirman la suposicin realizada es este caso; esto es, ambos transistores trabajan en su v i 1,4V
regin actriva. Por otra parte, dado que se ha obtenido que 1,4V v i 4,68V los valores para los niveles en cuyo caso se tiene que vo = 5V
lgicos a la entrada son: Figura 1.4
RB
V IL = 2V BEon = 1,4V y V IH = 2V BEon + ---------- ( V CC ( V CEsat + V BEon ) ) = 4,68V , Los resultados confirman la suposicin realizada es este caso; y se obtinen los valores para los niveles
RC
lgicos V IL = 2V BEon = 1,4V y V OH = V CC = 5V .
sustituyendo estos valores en la expresin obtenida para vo, esto es v O = 1,25v i + 6, 75 se obtiene los
valores para los niveles lgicos a la salida V OH = 5V y V OL = 0,9V .
Estos resultados se resumen en la caracterstica de transferencia reproducida en la Figura 1.3.
vo
VOH=5V
VOL=0,9V
VIH=4,68V vi
Figura 1.3 VIL=1,4V
- 20 -
S2) - Caso 3) Q1 SATURACIN - Q2 ACTIVA; por tanto se asume que que b) Para vi = 1,5V, segn la grfica de la Figura 1.4 (y tambin de la Figura 1.5), se cumple V IL v i V IH
V BE1 = V BEon ;V BE2 = V BEon , V CE1 = V CEsat e I C2 = I B2 . El circuito resultante se muestra en la por lo que el resultado obtenido en el Caso2) nos permite calcular directamente el valor aqu pedido. As,
Figura 1.5. para vi = 1.5V se tiene que v O = 1,25v i + 6, 75 , de donde finalmente resulta v O = 4,875V .
VCC Se tienen que verificar las siguientes condiciones: :
Si Q1 est en Saturacin se ha de cumplir: a) I B1 0 La potencia aportada por la fuente VCC se evala a partir de la expresin P CC = V CC I CC donde I CC es
M2
IC1 Rc la corriente aportada por la fuente VCC, que en este circuito se identifica siempre con la corriente de
b) I B1 I C1
colector de Q1 ( I C1 ), cuyo valor depende de vi.
IB1 RB + Si Q2 est en Activa se ha de cumplir: c) I B2 0
VCEsat d) V CE2 V CEsat - Para vi = 1.5V, del anlisis realizado en el Caso 2 se obtiene que I C1 = I B1 ; por lo que en primer
VBEon N1 Del anlisis del circuito se tiene: lugar hay que obtener el valor de I B1 . Este valor puede ser calculado a partir de la expresin (2), que
vi IB2 vo (1) v i 2V BEon
IB2 IC2 N1: I B1 + IC 1 = ( + 1 )I B2
resulta ser I B1 = ---------------------------
- . Sustituyendo valores numricos se obtiene I B1 = 0,125A ; y por tanto
M3 + vi 2V BE on
(2) RB
VCE2 M1: I B1 = ----------------------------
M1 _
RB
I C1 = 12,5 A . Finalmente se tiene P CC = 5V 12,5 A = 62,5W .
VBEon _ M2: VC C VC Esat V CE2
I C1 = ---------------------------------------------------
-
(3)
RC
M3: V CE2 = V BEon (4) Por lo que respecta a la corriente de base de Q2, del anlisis previo se tiene que I B2 = I B1 . Como I B1 ya
Figura 1.5
Sustituyendo (2) en a) se tiene que : vi 2V BEon (5) ha sido calculada en este caso, llegamos a que I B2 = 0,125A .
Sustituyendo (4) en (3) y luego sta junto con (2) en b) se tiene que :
v i 2V BEo n VC C VC Esat V BEo n RB
---------------------------- ------------------------------------------------------ v i 2V BE on + ---------- ( VC C ( VC Esat + V BEo n ) )
RB RC RC
(6) c) Dado que para vi = 1,5V, se cumple V IL vi V IH no es posible asignar ningn valor lgico a este
I B1 + I C1 valor de la tensin de entrada.
De (1) se tiene que : I B2 = ---------------------
-
( + 1)
De (4) se tiene que d) siempre se verifica
Sustituyendo valores numricos {(6)

(5) v i 1,4V
vi 4, 68V
} se concluye que a), b) se cumplen si: v i 4, 68V
y dado que de (3) IC 1 = 0,41mA > 0
con esta condicin se cumple tambin c).
Finalmente se tiene que v o = V CE 1 + V C E2 = V CE sat + VB Eon v o = 0,9V
Los resultados confirman la suposicin realizada es este caso; y se obtinen los valores para los niveles
RB
lgicos V IH = 2V BEon + ---------- ( V CC ( V CEsat + V BEon ) ) = 4,68V y V OL = V BEon + V CEsat = 0,9V .
RC
Todos los valores se resumen en la caracterstica de transferencia reproducida en la Figura 1.5. Sobre ella,
adems de sealar cada uno de los tramos con el nmero del caso a partir del cual se han obtenido, se han
escrito tambin las expresiones analticas obtenidas para cada tramo, as como los valores de los niveles
lgicos.
vo
caso 1) vo = 5V
VOH=5V
caso 2) v O = 1,25v i + 6, 75
caso 3) vo = 0,9V
VOL=0,9V
Figura 1.5 VIH=4,68V vi

VIL=1,4V
- 21 -
2.- Para el circuito inversor de la Figura 2, Calcular el valor de vo y la potencia aportada por la a) Consideremos a continuacin la situacin que plantea el apartado a)
fuente VDD, para: En este caso se tiene VI = 0V.
a) VI = 0V En esta situacin del circuito se despende que V GSn = 0V < V Tn (4), por lo que el transistor NMOS estar
b) VI = VDD.
cortado, esto es I Dn = 0V . Por lo tanto el transistor PMOS ha de conducir con corriente nula.
Justificar la respuesta en cada caso verificando que se cumplen las condiciones de la zona de trabajo
Es claro que en estas circunstancias el transistor PMOS no puede conducir en saturacin. Si suponemos
en la que se supone que se encuentran ambos transistores.
2
que MP conduce en saturacin se ha de cumplir que I Dp ( sat ) = I Dn = 0 = --- ( V SGp V Tp ) , lo que
2
VDD VDD = 5 V
resulta imposible dados los valores de V SGp = 5V y V Tp = 1V . Por tanto MP ha de conducir en su regin
RG RG = 1M
Mp hmica, por lo que se tiene
VTn = 1 V 2
V SDp
VTp = 1 V I Dp ( ohm ) = I Dn = 0 = p ( V SGp V Tp )V SDp -----------
-
+ 2
p = 15A/V2
Mn
n = 64A/V2
VI
2
vO ( 5 VO )
- 0 = p 4 ( 5 V O ) ----------------------
-
2
Figura 2
En primer lugar resulta conveniente poner nombre a las variables del circuito sobre las que se va a razonar;
lo haremos segn ilustra la siguiente Figura 2.1:
Se tienen dos soluciones
{ V O = 5V
VO = 3 V
y dado que la condicin de hmica para Mp supone que V O 1V
VDD
VSGp + la solucin buscada es V O = 5V ,como adems la corriente suminitrada por la fuente es nula,
RG - +
M p VSDp VDD = 5 V tambin lo es la potencia aportada por la fuente.
IGp= 0
IDp
- RG = 1M
O VTn = 1 V b) Consideremos a continuacin la situacin que plantea el apartado b)
IDn En este caso se tiene VI = 5V.
+ VTp = 1 V
IGn= 0 p = 15A/V2 En esta situacin del circuito se despende que V GSn = 5V > VTn (5), por lo que el transistor NMOS tendr
VI M n VDSn= VO
+ n = 64A/V2 que conducir.
VGSn
- - Mn conducir en saturacin siempre que se cumpla V DSn V GSn V Tn (6).
-
Dado que, segn el esquema del circuito, se tiene que V DSn = V O (7), sustituyendo en (6), las expresiones
Figura 2.1
(5) y (7) se obtiene como condicin de saturacin V O V DD V Tn (8), y sustituyendo los valores
El esquema del circuito inversor muestra que est formado por dos tipos de transistores MOS de
numricos, V O 4V .
enriquecimiento, uno de ellos de tipo PMOS (Mp) y el otro NMOS (Mn), y que estn conectados de forma
que siempre se ha de cumplir que su corriente de drenador ha de ser la misma, ( I Dn = I Dp Ley de Por otra parte Mn conducir en su regin hmica en caso contrario, esto es para VO 4V
Kirchhoff de corrientes para el nudo O). Por otra parte tambin muestra que la puerta del transistor PMOS En resumen la situacin es que tanto Mp como Mn conducen y se tienen cuatro posibilidades:
est conectada a tierra a travs de la resistencia RG, pero como la corriente que circula ha a travs de ella es
1) Mp saturacin- Mn saturacin VO 1 VO 4 Imposible
nula (como ocurre en todo transistor MOS), en la prctica es como si esta resistencia no estuviera, y
podemos considerar que el terminal de puerta del transistor PMOS esta conectado a tierra. 2) Mp saturacin- Mn hmica V O 1 VO 4 VO 1
As del circuito se despende que V SGp = 5V > V Tp (1), por lo que el transistor PMOS siempre ha de
3) Mp hmica - Mn saturacin VO 1 VO 4 VO 4
conducir.
Conducir en saturacin siempre que se cumpla V SDp V SGp V Tp (2). 4) Mp hmica- Mn hmica V O 1 VO 4 1 VO 4
Dado que, segn el esquema del circuito, se tiene que V SDp = V DD V O (3), sustituyendo en (2), las Dado que el enunciado indica que el circuito corresponde a un inversor, y que en este apartado estamos
considerando que la entrada es un nivel alto, Vi = 5V, cabe pensar que la salida VO correspondera a un nivel
expresiones (1) y (3) se obtiene como condicin de saturacin V O V Tp , y sustituyendo los valores
lgico bajo, y por tanto un valor de tensin pequeo. Como se tiene que V DSn = V O , un valor pequeo
numricos, V O 1V .
solo ser posible si Mn trabaja en suregin hmica. Por otra parte de las dos situaciones posibles,
Por otra parte conducir en su regin hmica en caso contrario, esto es para V O 1V . etiquetadas como 2) y 4), tomamos en consideracin en primer lugar el caso 2), puesto que es el que
El razonamiento seguido hasta ahora es independiente del valor de la variable V I, por lo que resulta vlido contempla un valor ms pequeo para VO. En el caso de resultar fallido este intento se considerara el caso
para resolver ambos apartados del enunciado. 4), y finalmente el caso 3) si ste tambien lo fuera.
- 22 -
Sea pues la situacin 2) Mp saturacin - Mn hmica Finalmente para la situacin 3) Mp hmica - Mn saturacin
Dado que se tiene que I Dn ( ohm ) = I Dp ( sat ) V SGp = V DD V SDp = V DD V O Dado que se tiene que I Dn ( sat ) = I Dp ( ohm ) V SGp = V DD V SDp = V DD V O
V GSn = V i = V DD V DSn = V O V GSn = V i = V DD V DSn = V O
2 2
pV DSn 2 V SDp
n ( V GSn V Tn )V DSn ------------ = ----- ( V SGp V Tp ) ----p- ( V GSn V Tn ) 2 = p ( V SGp V Tp )V SDp ------------
2 2 2 2
2 2
VO p 2 n ( V DD V O )
- = ----- ( V DD V Tp )
n ( V DD V Tn )V O ------ ----- ( V DD V Tn ) 2 = p ( V DD V Tp ) ( V DD V O ) ---------------------------
-
2 2 2 2
2 p 2
V O 2 ( V DD V Tn )V O + ----- ( V DD V Tp ) = 0 n
n 2 2
V O 2V Tp V O + ----- ( V DD V Tn ) V DD ( V DD + 2V Tp ) = 0
2 p
Sustituyendo valores numricos resulta: VO 8V O + 3,75 = 0
2
Sustituyendo valores numricos resulta la ecuacin, V O 2V O + 17,3 = 0
De las dos soluciones posibles slo V O = 0,5V es correcta, dado que esta es la nica
que cumple la condicin 2) V 1 donde los valores numricos estn aproximados hasta el segundo decimal:
O
Para el clculo de la potencia consumida se tiene Las dos soluciones resultan ser complejas por lo que ninguna verifica la condicin de 3) V 4
O
PV = V DD I Dp ( sat )
DD
PV = 600W
p 2 DD
I Dp ( sat ) = ------ ( V DD V Tp ) = 120A
2
Hemos encontrado la solucin correcta, y por tanto la solucin vlida del examen termina aqu.
Sin embargo, a fin de completar la discusin que sobre el problema, y para que sirva al alumno como
ejemplo, a continuacin vamos a verificar que la situacin 4) y 3) no son posibles.
Sea pues la situacin 4) Mp hmica - Mn hmica

Dado que se tiene que I Dn ( ohm ) = I Dp ( ohm ) V SGp = V DD V SDp = V DD V O
V GSn = V i = V DD V DSn = V O
2 2
V DSn V SDp
n ( V GSn V Tn )V DSn -----------
- = p ( V SGp V Tp )V SDp -----------
-
2 2
2 2
VO ( V DD V O )
n ( V DD V Tn )V O ------
- = p ( V DD V Tp ) ( V DD V O ) ---------------------------
-
2 2
p
V DD V Tn + ---- -V 2
2 n Tp V DD 2V Tp V DD
VO 2 ---------------------------------------------------- V O + --------------------------------------- = 0

1 ----p- ----n- 1
n p
2
Sustituyendo valores numricos resulta la ecuacin, V O 9,84V O + 4,59 = 0
donde los valores numricos estn aproximados hasta el segundo decimal:
V O = 9,35V
De las dos soluciones ninguna verifica la condicin de 4) 1 VO 4
V O = 0,49V
- 23 -
3.- Responde brevemente a las siguientes cuestiones: 4.- Responde brevemente a las siguientes cuestiones:
a) Qu es un semiconductor intrnseco? Cita al menos dos ejemplos. VDD
c) Indica cules son las principales diferencias que existen, en cuanto a su naturaleza, y en cuanto
al mecanismo que la origina, entre la corriente elctrica que circula a travs de un cristal
conductor y uno semiconductor. Vo
a) Recibe el nombre de semiconductor intrnseco aquel en el que se verifica que la concentracin de

VA VC
portadores libres electrones, n, es igual a la concentracin de huecos, p. Dicha concentracin recibe el
nombre de concentracin intrnseca ni. VB VD
Si se trata de un cristal semicoductor puro, esto es, formado por elementos de una nica especie qumica,
ambos tipos de portadores provienen de los procesos de generacin-recombinacin de pares electrn-
hueco. A una temperatura dada ambos procesos se equilibran de modo que las concentraciones de ambos Figura 3
tipos de portadores se igualan. a) Que funcin booleana realiza el circuito NMOS de la Figura3? Justifica la respuesta
Si se trata de un cristal semiconductor con impurezas, esto es contaminado con tomos de otras especies describiendo el razonamiento que ha llevado a ella.
qumicas, a los portadores cuyo origen son los fenmenos de generacin-recombinacin, se aaden b) Indica adems cules son las caractersticas ms destacables de esta familia lgica y sus
aquellos que provienen de las impurezas del cristal, huecos en el caso de las impurezas aceptoras, y principales ventajas e inconvenientes si se compara con la familia CMOS.
electrones en el de las impurezas donadoras. Si la concentracin de ambos tipo de impurezas es la misma,
se tiene tambin que las concentraciones de ambos tipos de portadores sern aproximadamente las mismas, a) Llamemos F(A,B,C,D) a la funcin booleana que realiza el circuito de la Figura 3. Observando este
por lo que a este cristal semiconductor tambin se le considera como intrnseco. circuito con ms detalle se aprecia que en l cabe distinguir claramente dos subcircuitos que realizan
funciones booleana ms bsicas, F1(A,B,C,D) y F2(I) conectadas en cascada, esto es, la salida de una es
Los ejemplos ms conocidos son los de los cristales puros de silicio, germanio y arseniuro de galio. la entrada de la siguiente y por tanto F(A,B,C,D) = F2(F1(A,B,C,D)). En la figura Figura 3.1 se muestran
separadas ambas, para una mayor claridad. En ella se ha dado nombre a cada uno de los transistores para
b) Recibe el nombre de semiconductor extrnseco aquel en el que la concentracin de portadores libres
poder referirse a ellos en lo que sigue.
electrones, n, difiere apreciablemente de la concentracin de huecos, p.
Si existe una mayora de electrones libres, se dice que dicho semiconductor extrnseco es de tipo N; si por VDD VDD
el contrario existe una mayora de huecos se dice que dicho semiconductor es de tipo P.
En los semiconductores extrnsecos el exceso de portadores se consigue aumentando artificialmente el Mt1 Mt2
nmero de tomos de impurezas que favorezcan la formacin del tipo concreto de semiconductor deseado; VI = F1(A,B,C,D)
donadoras en el caso de los electrones y por tanto de los semiconductores de tipo N; y aceptoras en el caso Vo = F(A,B,C,D)
de los huecos y por tanto de los semiconductores de tipo P. VA = F(I)
MA VC MC
Los ejemplos ms conocidos son los del cristal silicio dopado con tomos donadores como el fsforo,
VI
MO
para generar un semiconductor extrnseco de tipo N; y el del cristal silicio dopado con tomos aceptores VB V MD
MB D
como el boro, para generar un semiconductor extrnseco de tipo P.
c) Las corrientes elctricas que aparecen en un conductor son bsicamente corrientes de arrastre de Figura 3.1 Red N
electrones. Esto es, son producidas por la accin de un campo elctrico sobre el nico tipo de portadores La segunda etapa, formada por los transistores Mt2 y MO, proporciona la salida, y es un inversor
de carga libres en un conductor, que son los electrones.
NMOS, F2(I) = INV(I) y su funcionamiento como circuito es conocido.
En un semiconductor pueden aparecer diversos tipos de corrientes elctricas. Segn el mecanismo que
las origina se distingue entre corrientes de arraste y corrientes de difusin. La primera etapa es una funcin booleana NMOS, que segn se ha estudiado tiene la forma
El origen de las primeras es el movimiento de portadores debido a la accin de un campo elctrico, como f ( A, B, C, D ) donde f ( A, B, C, D ) es la funcin que realiza la red de transistores NMOS de
en el caso de los cristales conductores. Las corrientes de difusin son debidas al movimiento neto de enriquecimiento, (Red N en la Figura 3.1).
portadores de carga consecuencia del movimiento aleatorio y la diferencia de concentracin de stas en el Por tanto F1(A,B,C,D) = f ( A, B, C, D ) y como F(A,B,C,D) = F2(F1(A,B,C,D)) = INV( F1(A,B,C,D)) se
cristal, esto es, debidas al fenmeno de difusin de particulas, en este caso cargadas.
Adems, como en los semiconductores es posible la presencia de dos tipos diferentes de portadores, cabe tien que F(A,B,C,D) = f ( A, B, C, D ) .
distinguir a su vez entre dos tipos de corrientes tanto de arrastre como de difusin; a saber corriente de As, para encontrar la funcin que realiza este circuito, basta obtener la funcin que realiza la Red N.
arrastre de huecos y corriente de arrastre de electrones, corriente de difusin de huecos y corriente Segn lo estudiado, en esta red la operacin OR se hace corresponder a una asociacin en paralelo de
de difusin de electrones. elementos, mientras que la operacin AND se hace corresponder a una asociacin en serie. Por tanto
obsevando la Red N de la Figura 3.1, vemos que los transistores MA y MB estn conectados en serie, luego
ambos realizan la opreracin A B , del mismo modo que lo estan los transistores MC y MD, los cuales
realizan la operacin C D . A su vez estas dos asociaciones de transistores lo esta en paralelo, lo que
supone la funcin OR. De todo ello se deduce que F(A,B,C,D) = f ( A, B, C, D ) = AB + CD .
- 24 -
b) Las puertas y funciones lgicas implementadas con transistores NMOS ocupan muy poca rea, lo 5.- Qu es un tansistor MOS de puerta flotante? Describe brevemente su principio de
que las hace ideales para implementar circuitos muy grandes en un chip. Su consumo de potencia en funcionamiento e indica cual es su principal aplicacin en el mbito de las memorias
condiciones estticas es pequeo; resultando ms importante cuando hay transiciones en las entradas, y semiconductoras?
estas lo hacen a mayor frecuencia, esto es, hay consumo de potencia dinmica. Por esta razn el
consumo de potencia depende de la frecuencia de trabajo. El retardo de propagacin es pequeo; y el Un transistor MOS de puerta flotante es un transistor MOS modificado de manera que se aade una
mximo retardo tolerable en una implementacin concreta determina el fan-out, dado que cuantas ms segunda puerta, es decir un trozo de conductor dentro del aislante que separa la primera puerta del
puertas se conectan a la salida de una dada mayor el retardo. resto del transistor. De ah el nombre de puerta flotante. La Figura 4 ilustra la situacin.
El objeto es poder alterar por medios elctricos el valor de la tensin umbral del transistor, a fin de
Las puertas y funciones lgicas implementadas con transistores CMOS ocupan ms rea que las realizas disponer de un dispositivo MOS cuya presencia en un circuito pueda ser anulada y/o recuperada. Su
con la familia NMOS, lo que resulta una desventaja frente a estas. Sin embargo el consumo de potencia principal aplicacin en el mbito de las memoria semiconductoras est relacionada con la idea incorporar
en condiciones estticas para la familia CMOS es nulo, consumiendo potencia slo cuando hay programabilidad a las memorias ROM diseadas con tecnologa CMOS. Su papel es fundamental en
transiciones en las entradas, esto es, como en el caso de la familia NMOS, hay consumo de potencia los dispositivos denominados EPROM y EEPROM, esto es, memorias ROM borrables y
dinmica. Por esta razn el consumo de potencia depende de la frecuencia de trabajo. Por lo que reprogramables.
respecta al fan-out, en la familia CMOS ocurre igual que en la NMOS y viene determinado, para una
implementacin dada, por los requerimientos en cuanto a velocidad de operacin, ya que la respuesta es El principio de funcionamiento del transistor MOS de puerta flotante, ilustrado tambin en la Figura 4 es
ms lenta conforme conectamos ms y ms puertas a una dada. el siguiente:
-) Para eliminar el transistor, (dispositivo programado) se introducen cargas dentro de la puerta
flotante, de forma que se crea un campo elctrico que dificulta que los electrones se acumulen para
formar el canal. El resultado es que la tensin umbral de este transistor con la puerta cargada es muy
grande, y el transistor estar normalmente en corte, por tanto ser como si no estuviera (ver parte
inferior de la figura).
-) Para recuperar el dispositivo basta con eliminar las cargas introducidas en la puerta flotante, con lo
que la tensin umbral volvera a valores normales que permitiran su paso a conduccin cuando sea
necesario (situacin mostrada en la parte central de la figura.)
Para realizar estos dispositivos se dispone de diferentes tecnologas: FAMOS, FLOTOX y FLASH, las
cuales se diferencian principalmente en el modo de realizar las operaciones de programacin y
despogramacin antes mencionadas.
VLActiva
Dispositivo de puerta flotante
puerta
drenador puerta flotante
G ID
D S
fuente
n+ n+
p
aislante
VT VGS
Dispositivo sin programar
G ID
D S
n+ n+
p
V*T VGS
Figura 4 Dispositivo programado VLActiva
- 25 -
- 26 -
FORMULARIO:
VD V R
VD + - D
INGENIERO EN INFORMTICA . + - ID si I D 0
1 Curso Grupo D. ID ID ideal V RD si V D V
Examen extraordinario. Curso 03/04. Mlaga 25-9-2004 linealizado
C D D
1.- Determinar la tensin de salida Vo , y la corriente Io , en cada uno de los circuitos electrnicos que se B G VT < 0 G VT > 0
muestran en la Figura 1. Justificar la respuesta en cada caso verificando el estado de los diodos. C
Considerar para los diodos el modelo linealizado (V = 0.7V, RD = 50). E D S S
(3 puntos) B si V BE V BEon
G si V GS V T
A E S
R=10k C
DA + si I B 0 D
D + B

Io E1=10V I D = --- ( V G S V T )
2
DB IB IB 2
E1=-8V Vo Vo B y V CE V CEsat
E2=12V R=0,95k
Io si V GS V T
_ VBEON E G
E2=10V _ y V DS V GS V T
S
(a) (b)
Figura 1 C D
si I B 0 V DS
2
ID = ( V G S V T )V D S ---------
VCEsat 2
2.- Los circuitos de la Figura 2 corresponden a dos puertas lgicas: IB si V GS V T
a) Indicar qu tipo de puertas son y a qu fmilia lgica pertenece cada una de ellas. Describir brevemente B y I B I C G y V DS V GS V T
su funcionamiento de forma cualitativa y en trminos del estado de los transistores que las constituyen.
VBEONE S
b) Calcular la tensin a la salida Vo, y el consumo, de cada una de ellas cuando sus entradas Va y Vb toman
los valores aparecen en la Figura 2. Justificar la respuesta en cada caso, verificando la zona de trabajo de
los transistores.
(4 puntos)
Vcc= 5V VDD= 5V
Rc=6K
Mt
vo
Vo
Rb=15K Rb=15K Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern publicados el
QA QB Vb Va= 3V Vb =3V prximo 5 de Octubre en los tablones oficiales del centro.
Va
MA MB
Va=0.85V Vb=0.75V =50 VTMt = -2V

VTMA = VTMB = 1 V
VBEon=0.7V VCEsat=0.2V
(a) n = 0.05mA/V2 (b)
Figura 2
3.- Describe brevemente la estructura fsica Metal xido Semiconductor (MOS), base del transistor MOS
de enriquecimiento o acumulacin, y su comportamiento en condiciones de reposo y polarizacin.
(1,5 puntos)
sistemas que representan los trminos RAM esttica y RAM dinmica.
(1,5 puntos)
1 2
- 27 -
- 28 -
Solucin del Examen de Septiembre de Dispositivos Electrnicos. Curso Acadmico 03-04 Solucin del Examen de Septiembre de Dispositivos Electrnicos. Curso Acadmico 03-04
SOLUCIONES b) En la Figura 1.3 se reproduce el circuito de la Figura 1(b) al que se han aadido las variables tensin y
corriente de los diodos (VDA, VDB, IDA e IDB respectivamente) y su polaridad.
1.- Determinar la tensin de salida Vo , y la corriente Io , en cada uno de los circuitos electrnicos que
IDA De la distribucin de fuentes de tensin respecto de los diodos
se muestran en la Figura 1. Justificar la respuesta en cada caso verificando el estado de los diodos. A
Considerar para los diodos el modelo linealizado (V = 0.7V, RD = 50). cabe suponer que el diodo DA estar en corte mientras que el
_ VDA + + diodo DB estar en conduccin.
A E1=10V IDB Ntese que el terminal negativo de DA est conectado a una
R=10k
B fuente de tensin de 10V, y que su terminal positivo nunca
DA +
D + B _ V +
DB podr superar este valor, dado que la fuente de tensin ms
Io E1=10V Vo
DB R=0,95k
Io prxima a este terminal es tambin una fuente de 10V, a la
E1 = -8V Vo Io Vo
E2=12V R=0,95k E2=10V _ que se conecta a travs de una resistencia, por lo que es muy
_
E2=10V _ probable que est cortado.
Por otra parte el terminal negativo de DB est conectado a
Figura 1(a) Figura 1 (b)
Figura 1.3 tierra, y dado que prximo a su terminal positivo hay una
fuente de 10V, es probable que conduzca.
a) En la Figura 1.1 se reproduce el circuito de la Figura 1(a) al que se han aadido las variables tensin y Bajo esta hiptesis sustituimos cada diodo por su modelo y verificamos las condiciones de validez.
corriente del diodo (VD e ID respectivamente) y su polaridad.
Recordar que se pide emplear el modelo linealizado de diodo.
R=10k Del anlisis de este circuito es posible escribir directamente A continuacin se resumen el modelo y condiciones:
las siguientes expresiones para las incognitas del problema
Io=ID D + + que son vlidas independientemente del estado de conduccin DA OFF I DA = 0 si V DA < V (a)
M _VD del diodo D.
Vo E1 ( V D + E2 ) DB ON V DB = V + R DB I DB si I DB 0 (b)
E1 =-8V E2=12V IO = ID = -----------------------------------------
- (1)
_ R
Sustituyendo los diodos por sus modelos correspondientes se tiene el esquema de la Figura 1.4.
V O = E1 RID (2)
IDA=0 Debemos calcular pues VDA e IDB.
A
Figura 1.1 V O = VD + E 2 (3)
_ VDA + +
Sin embargo, para poder calcular los valores de Io y Vo, s es necesario determinar el estado de conduccin Del anlisis de circuito se tiene
del diodo. Para ello establecemos una hiptesis sobre su estado, sustituimos el diodo por el modelo M1 IDB
V
B RD N1
N1: IDB = I O (6)
correspondiente y verificamos que se cumplen las condiciones de validez de dicha hiptesis. E1=10V
As, supongamos en primer lugar que el diodo D conduce. En ese caso, sustituyendo el diodo segn se _ V + Vo
DB M1: V DA = V + R D IDB E 1 (7)
indica en el formulario proporcionado junto al enunciado del examen, se tendr el esquema de la Figura Io
R=0,95k E2 V
1.2, que ser vlido siempre que se cumpla I D 0 . Ntese que en este modelo V D = V + R D I D (4). M2 E2=10V _ M2: I = -------------------
DB R + RD (8)
R=10k
De la malla M se puede calcular directamente el valor de ID. Y tambin
V + + Y se tiene que
( V + E1 + E 2 )
ID = --------------------------------------
- (5) Figura 1.4
Io=ID R + RD V O = V DA + E 1 = V + R D I DB = E 2 RI DB (9)
M VD Ntese que (5) se obtiene de (1) sustituyendo (4) y despejando ID

RD 10 0,7
_ ( 0,7 8 + 12 )
Sustituyendo valores en (8) se tiene IDB = --------------------------------- = 9,3mA > 0 (10)
Vo Sustituyendo valores se tiene ID = ------------------------------------ < 0 0,95k + 0,05k
E1=-8V 10k + 0,05k
E2=12V _ Luego se verifica la condicin (b).
Lo que contradice la suposicin de que D conduce.
Sustituyendo valores en (7) junto al valor obtenido en (10) se tiene
Por tanto el diodo D debe estar cortado, y segn el modelo se tendr que ID = 0
Figura 1.2
y se ha de cumplir que V D < V Verifiqumoslo. V D A = 0,7V + 0,05k 9,3mA 10V = -8,835 < V (11)
En este caso de la ecuacin (2) se sigue que Vo = E 1 = 8V Luego tambin se verifica la condicin (a).
Y de la ecuacin (3) despejando VD y sustituyendo el valor de Vo que V D = E 1 E2 = 4V < V
Por tanto se cumple que el diodo DA est en corte y que el diodo DB conduce.
Lo que confirma que D esta cortado.
As, finalmente, a partir de (6) obtenemos que Io= -IDB = -9,3mA;
Finalmente, dado que Io=ID , el valor de la intensidad pedido es nulo, mientras que Vo=8V.
mientras de cualquiera de las igualdades en (9) se tiene que Vo = 1,165V.
- 29 -
2.- Los circuitos de la Figura 2 corresponden a dos puertas lgicas: b) Consideremos en primer lugar la puerta NOR RTL, Figura 2(a). Dado que se indica que Va=0,85V y
a) Indicar qu tipo de puertas son y a qu fmilia lgica pertenecen cada una de ellas. Describir Vb=0,75V, y ambos son mayores que VBEon, cabe esperar que ambos transistores conduzcan. Sin embargo,
brevemente su funcionamiento de forma cualitativa y en trminos del estado de los transistores como tanto Va como Vb son tan slo ligeramente superior a VBEon supondremos que lo ms probable es que
que las constituyen.
tanto QA como QB conduciran en su zona activa. Siguiendo esta hiptesis y sustituyendo cada transistor
b) Calcular la tensin a la salida Vo, y el consumo, de cada una de ellas cuando sus entradas Va y por su modelo se obtine el esquema de la Figura 2.1. A continuacin analizaremos el circuito resultante
Vb toman los valores aparecen en la Figura 2. Justificar la respuesta en cada caso, verificando para verificar las condiciones que impone el modelo.
la zona de trabajo de los transistores. Vcc=5V
Rc=6K
Vcc=5V VDD=5V
M4 IRc
vo
Rc=6K N1
Mt
vo QB
Vo IBA QA IBB
Rb=15K Rb=15K + +
QA QB Va= 3V Vb =3V Rb=15K IBA VCEA VCEB IBB Rb=15K
Va Vb
MA Va _ _
MB Vb
VBEON M3
M1 VBEON M2
Va=0.85V Vb=0.7V =50
VTMA = VTMB = 1V VTMt = -2V
(a) n = 0.05mA/V2 (b) Figura 2.1
Figura 2
a) El circuito de la Figura 2(a) corresponde a una puerta NOR de la familia RTL (ver Tansparencia 12 del Si QA est en Activa se ha de cumplir: a) I BA 0 y b) VCEA V CEsat
Tema 5 y Problemas 4 y 5 de la Quinta Relacin), mientras que el circuito de la Figura 2(b) corresponde a
una puerta NOR de la familia NMOS (ver Tansparencia 18 del Tema 6 y Problema 6 de la Sexta Relacin). Si QB est en Saturacin se ha de cumplir: c) I BB 0 y d) V CEB V CEsat

De forma breve el funcionamiento de la puerta NOR RTL es el siguiente:
N1: IR = ( IBA + I BB ) (1) M3: V CEA = V C EB = VO (4)
C
Si las dos entradas del circuito estn a nivel bajo, (ambas entradas a cero lgico), los dos Va V BEo n
M1: = --------------------------
- (2) M4: V O = Vcc R C I R (5)
transistores QA y QB estarn en corte; por lo que no circular corriente por la resistencia de colector I BA
Rb C
Rc, y la salida Vo tomar el valor VCC , que corresponde a un nivel alto, esto es uno lgico a la salida. Vb V BEo n
M2: I BB = --------------------------
- (3)
Si alguna de las entradas, o ambas estn a nivel alto, (uno lgico a la entrada), uno o ambos Rb
transistores (QA y QB) estarn en saturacin. En cualquiera de los tres casos posibles Vo queda fijado
Claramente de (4) se tiene que si se cumple b) tambin se cumple d)
a la tensin de saturacin de los transistores, la cual corresponde a un nivel bajo, (cero lgico a la
salida). Sustituyendo valores en (2) y (3) vemos que se verifican las condiciones a) y b)
I BA = 0,01mA IBB = ( 10 3 ) A
De forma breve el funcionamiento de la puerta NOR NMOS es el siguiente:
Sustituyendo estos valores (1) se tiene: IR = 2 3 mA
C
En los circuitos de esta familia, el transistor Mt siempre conduce, dado que se trata de un
transistor MOS de empobrecimiento, (tensin umbral negativa) con su puerta y su fuente Sustituyendo valores en (5) se tiene V O = 1V
cortocircuitadas (VGS=0). Y finalmente de (4) vemos que la condicin d) se verifica. V CE A = V CE B = V O > V CE sat
Si las dos entradas del circuito estn a nivel bajo, (ambas entradas a cero lgico), los dos
transistores MA y MB estarn en corte; por lo que Mt ha de conducir con corriente nula, esta
As pues, los clculos confirman la suposicin realizada, ambos transistores trabajan en su regin activa;
circunstancia slo es posible si Mt conduce en hmica; adems su tensin drenador fuente ha de ser
por tanto el valor de V O resulta ser V O = 1V . Por lo que respecta al consumo del circuito,
nula. En estas circunstancias Vo = VDD que es considerado un uno lgico a la salida.
Si alguna de las entradas, o ambas estn a nivel alto, (uno lgico a la entrada), uno o ambos P V CC = V CC I R C , sustituyendo valores se obtiene P V CC = ( 10 3 )mW .
transistores (MA y MB) conducirn en hmica, mientras que Mt lo har en saturacin. En una puerta Ntese que para los valores de tensin de entrada dados, el circuito no funciona como puerta lgica, por lo
NOR bien diseada, Vo tamar un valor pequeo que se hace corresponder a un cero lgico a la que ni los valores de entrada ni el de salida pueden ser interpretados como valores lgicos.
salida.
- 30 -
A continuacin analizamos el circuito NOR NMOS, Figura 2(b). En la Figura 2.2 se reproduce el Asi, dado que se tiene que I Dt ( sat ) = 2I DA ( ohm ) V GSt = 0 V DSt = V DD V O
esquema del circuito al que se han aadido las variables necesarias para analizarlo y su polaridad.
V GSA = V a V DSA = V O
Como ya se ha mencionado en el apartado a), el transistor Mt siempre conduce, V GSt = 0 V TMt y
2
I Dt 0 . Por su parte del circuito es claro que V GSA = V a y V GSB = V b ; y dado el valor de stas V DSA
-----n ( V GSt V TMt ) 2 = 2 n ( V GSA V TMA )V DSA -----------
-
( V a = V b = 3V > V TMA = V TMB ) cabe esperar que ambos transistores (MA y MB) conduzcan; adems el 2 2
circuito tambin fuerza la relacin V O = V DSA = V DSB , lo que unido al hecho de que todos los
2
parmetros que caracterizan a MA y MB sean idnticos, fuerza a que se cumpla tambin la relacin 1--- 2 VO
( V TMt ) = 2 ( V a V TMA )V O --------
-
I DA = I DB . Por otra parte, las corrientes que circulen por estos transistores estn ligadas adems por la 2 2
relacin que establece el nudo O, I Dt = I DA + I DB , que dada la simetra del circuito antes destacada lleva
2
a que I Dt = 2I DA . 2 V TMt
V O 2 ( V a V TMA )V O + -------------
- = 0
2
VDD=5V
2
+ Sustituyendo valores numricos resulta: V O 4V O + 2 = 0
IGt= 0 VTMA = VTMB = 1 V VTMt = -2V
VDSt
+ n = 0.05mA/V2
VGS t =0 - - De las dos soluciones posibles V O = ( 2 2 )V es la correcta, la nica que cumple la condicin V 2V
IDt O
O Vo Para el clculo de la potencia consumida se tiene
IDA IDB
IGA= 0 IGB= 0
+ + P DD = V DD I DD = V DD I Dt ( sat )
VDSB
+ VDSA
+ Vb =3V
Va= 3V - -
VGSA - -
VGSB
P DD = 500W
n 2
I Dt ( sat ) = ------ ( V TMt ) = 100A
2
Figura 2.2
Supondremos que el circuito funciona como puerta NOR, en cuyo caso 3V puede ser considerado 1 lgico
a la entrada y por tanto la salida ha de ser un 0 lgico, de modo que supondremos que tanto MA como MB
conducen en su regin hmica, mientras que Mt lo hace en la de saturacin.
Si Mt conduce en saturacin se ha de verificar que V DSt > V TMt , y dado que del circuito es claro que
V DSt = V DD V O , se tendr como condicin de saturacin para Mt que V O V DD + V TMt Sustituyendo
valores numricos se tiene finalmente V O 3V . En caso contrario Mt trabajar en su regin hmica.
Si tanto MA como MB conducen en hmica, para ambos se ha de verificar que V DS V GS V T , para sus
respectivas tensiones puerta-fuente y drenador-fuente, y dado que en el circuito V O = V DSA = V DSB , esta
condicin se expresa como V O 2V . En caso contrario los transistores trabajan en saturacin.
Reuniendo ambas condiciones tenemos que

Mt saturacin - MA y MB hmica VO 2
Verificaremos esta condicin tras calcular VO a partir de la relacin que impone el nudo O del circuito, que
bajo esta hipotesis vamos rescribir como I Dt ( sat ) = 2I DA ( ohm ) , para recalcar que las corrientes a las que se
hace referencia son las de saturacin y hmica en los respectivos transistores.
- 31 -
3.- Describe brevemente la estructura fsica Metal xido Semiconductor (MOS), base del transistor Si la tensin de polarizacin es suficientemente elevada, tal que supera un cierto nivel de tensin
MOS de enriquecimiento o acumulacin, y su comportamiento en condiciones de reposo y denominado tensin umbral VT, el fenmeno resultante es la creacin de una regin prxima a la
polarizacin. interfase xido-semiconductor caracterizada por un predominio de los portadores minoritarios
frente a los mayoritarios, producindose de hecho una "inversin" en cuanto al tipo de portadores
Un resumen de la Transparencias 2 del Tema 6 da respuesta a esta pregunta: que son mayoritarios en dicha regin. Se dice entonces que se ha inducido un canal. Esta circunstancia,
esto es, la formacin del canal por acumulacin de portadores, es la que justifica la denominacin de
Se tienen dos posibilidades a la hora de construir la estructura fsica Metal xido Semiconductor enriquecimiento o acumulacin que adjetiva a esta estructura MOS. Esta situacin es la que se ilustra en
(MOS) de "enriquecimiento o acumulacin", segn se ilustra en la Figura 3, que dan lugar a su vez a dos las Figura 3.2.
tipos distintos de transistores MOS, segn se tenga que el material semiconductor que la constituye sea
de tipo P (mitad izquierda de las Figura 3) o de tipo N (mitad derecha). Cuando el semiconductor es de tipo P, en el canal que se genera hay predominio de electrones, (en la
METAL izquierda de la Figura 3.2) por lo que se le denomina canal N. Cuando el semiconductor es de tipo N, en
el canal que se genera hay predominio de huecos por lo que se le denomina entonces canal P, (en la
(Al) derecha de la Figura 3.2).
Canal N Canal P
_ _ _ _ _ XIDO
+ + + + +
AISLANTE
_ _ _ _ _ (SiO2)
+ + + + + _ _ _ _ _
+ + + + +
_ _ _ _ _ + + + + + _ _ _ _ _
E + + + + + E
Semiconductor de tipo P _ _ _ _ _ + + + + +
Semiconductor de tipo N
Figura 3
En el estado de equilibrio, no polarizacin, que corresponde con el presentado en la Figura 3, cada uno de
los materiales est en equilibrio. En particular, en el material semiconductor (sea cual sea su tipo N o P) Figura 3.2
ambos tipos de portadores, (electrones y huecos), se encuentra aleatoriamente distribuidos por todo el As, mediante este mecanismo, en ambos casos, es posible establecer un camino conductor que comunica
material, como trata de ilustrarse en la figura. los extemos del material semiconductor, cuyas caractersticas de conduccin estan controladas por la
Cuando cualquiera de estas estructuras se polariza adecuadamente, aplicando una diferencia de potencial tensin de polarizacin establecida entre el metal y el semiconductor.
entre las capas de metal y semiconductor, segn se muestra en las Figura 3.1 y Figura 3.2 se crea un
campo elctrico E. Dado que el material xido sirve de aislante e impide el paso de portadores de carga,
el campo elctrico generado acta sobre los portadores del material semiconductor cambiando su
distribucin en dicho material. La situacin es tal que los portadores mayoritarios son alejados de la
interfase xido-semiconductor, mientras que los portadores minoritarios son atrados hacia dicha
interfase.
E _ _ _ _ _ + + + + +
E
_ _ _ _ _ + + + + +
_ _ _ _ _ + + + + +
Figura 3.1
- 32 -
4.- Dibuja y describe el esquema bsico de una memoria RAM (memoria de acceso aleatorio) de La organizacin y funcionamiento descritos son comunes a las dos categorias de memorias RAM entre
lectura y escritura (R/W memory). Explica tambin cules son las principales semejanzas y las que suele distinguirse (memorias RAM estticas y memorias RAM dinmicas).
diferencias entre los sistemas que representan los trminos RAM esttica y RAM dinmica. Por otra parte ambos tipos de memorias son consideradas memorias voltiles, dado que mantienen la
La principal diferencia entre las memorias RAM estticas y dinmicas radica en la estructura y
En la Figura 4 se muestra un esquema de la organizacin de una memoria de acceso aleatorio de lectura y principio de funcionamiento del circuito que se emplea como celda bsica de memoria:
escritura (R/W RAM memory). En el caso de la memoria RAM esttica la celda bsica de memoria la constituye un circuito
biestable, como el de la Figura 4.2(a). Dado que cada uno de sus dos estados estables se asocia a
cada una de las variables binarias, es capaz de almacenar un bit de informacin por tiempo
indefinido siempre que el circuito est alimentado, y sin circuitera adicional.
En el caso de la memoria RAM dinmica la celda bsica de memoria la constituye un circuito

cuyo elemento de almacenamiento es un condensador, como el de la Figura 4.2(b), la
informacin es almacenada en trminos de la tensin en los terminales de condensador: cuando este
est cargado se dice que almacena un uno lgico, y cuando est descargado se dice que almacena un
cero. Dada la presencia de corrientes de fuga, el almacenamiento del uno lgico se degrada con el
tiempo, por lo que en este tipo de memorias es necesario incluir un procedimiento de refresco del
valor almacenado. Este inconveniente frente a las memorias estticas es compensado con la
mayor capacidad de integracin de las memorias dinmicas debido a la simplicidad de su celda
C C

Xj
Seleccin de fila
Figura 4
A
Los elementos bsicos de memoria se organizan en forma de matriz de celdas de memoria cada una de Seleccin de fila
las cuales puede ser seleccionada individualmente a aprtir de una lnea de seleccin de columna y una de
fila, cuyo esquema genrico se ilustra en la Figura 4.1. El conjunto de lneas de seleccin se obtiene de la
decodificacin de las lneas de direccin de acceso a memoria, A0 .. A11 en la Figura 4, y que como en B
ella se ilustra se dividen en dos grupos, para seleccionar filas y columnas respectivamente del la matriz de
celdas de memoria. Por otra parte, una lnea adicional denominada WE indica si el acceso a las celdas de Celda ij
memoria es de lectura de la informacin almacenada, o de modificacin de dicha informacin, esto es de (b)

escritura de la celda de memoria. El dato a escribir o leer llega a todas las celdas del array por medio de W R
la lnea de dato, DIN para escritura, DO para lectura ( ver Figura 4). Yj
Esta estructura permite la seleccin y el acceso de forma independiente a cada una de las celdas de Entrada
Seleccin de fila Salida (a)
memoria, lo que justifica el nombre de memoria de acceso aleatorio (RAM).
Figura 4.2
X1
Seleccin de fila
XM
W R
Y1 YN
Salida
Figura 4.1 Entrada Seleccin de columna
- 33 -
- 34 -

INGENIERO TCNICO EN INFORMTICA DE GESTIN.
1 Curso Grupo C. c) Indica cules son las principales diferencias que existen, en cuanto a su naturaleza, y en cuanto al
Examen ordinario. Curso 03/04. Mlaga 25-6-2004. semiconductor. (1 puntos)

VDD
1.- Para el inversor de la Figura1(a), cuya caracterstica de transferencia (curva vo(vi)) se esboza en la
Figura 1(b) obtener:
a) Sus niveles lgicos y su margen de rudo. Justificar adecuadamente la respuesta. Vo
b) El valor de tensin vo, la potencia aportada por la fuente VCC y la corriente de base del transistor Q2
para vi = 5V y vi = 0,5V. VA VC
(4 puntos)

VB VD
VCEsat = 0.2V
Rc vo
=100 Figura 3
VCC = 5 V RB
VOH a) Que funcin booleana realiza el circuito NMOS de la Figura3? Justifica la respuesta describiendo
+
brevemente el razonamiento que ha llevado a ella.
RB =0,8M Q1
b) Indica cules son las caractersticas ms destacables de esta familia lgica y sus principales ventajas
RC = 10K vo e inconvenientes si se compara con la familia CMOS.
vi (1 punto)
VOL 5.- Qu es un tansistor MOS de puerta flotante? Describe brevemente su principio de funcionamiento e
Q2 indica cual es su principal aplicacin en el mbito de las memorias semiconductoras?
VIH vi (1 punto)
_ VIL

2.- Para el circuito inversor de la Figura 2, Calcular el valor de vo y la potencia aportada por la fuente VDD, publicados el prximo 9 de Julio en los tablones oficiales del centro.
para:
a) VI = 0V FORMULARIO:
b) VI = VDD. Vd
+ - +
Vd - V Id si Id 0
Vd -
Justificar la respuesta en cada caso verificando que se cumplen las condiciones de la zona de trabajo en la Id V Id
ideal
+ V si
Vd 0
que se supone que se encuentran ambos transistores. D
(3 puntos) C C D
G VT > 0
B
S
VDD VDD = 5 V E
E S D
RG RG = 1M
C
D
2
G VT < 0
Mp VTn = 1 V si IB 0 I D = --- ( V GS V T )
2 S
IB IB si V GS V T
VTp = 1 V B y V CE V CEsat G
DS V GS V T
S y V
+ p = 15A/V2 VBEON E
Mn
n = 64A/V2
VI 2
vO C D VDS
si IB 0 I D = ( V GS VT )VDS ---------
- VCEsat
2
IB
V GS V T
Figura 2 B y I B I C G si
DS V GS V T
VBEONE S y V
1 2
- 35 -
- 36 -
Solucin del Examen de Junio de Dispositivos Electrnicos. Curso Acadmico 03-04. Solucin del Examen de Junio de Dispositivos Electrnicos. Curso Acadmico 03-04.
SOLUCIONES. En la Figura 1.1 se reproduce el circuito inversor del enunciado incorporando las variables de circuito que
sern empleadas en su anlisis, as como sus referencias.
VCC
1.- Para el inversor de la Figura1(a), cuya caracterstica de transferencia (curva vo- vi) se esboza en IC1 Rc
la Figura 1(b) obtener:
a) Sus niveles lgicos y su margen de rudo. Justificar adecuadamente la respuesta. IB1 RB VBEact = VBEon= VBEsat= 0.7V
+ +
b) El valor de tensin vo, la potencia aportada por la fuente VCC y la corriente de base del Q V VCEsat = 0.2V
+ _ 1_ CE1
transistor Q2 para vi = 5V y vi = 0,5V. VBE1 =100
vi vo VCC = 5 V
IB2
IC2
VBEact = VBEon= VBEsat= 0.7V VCC + RB =0,8M
VCEsat = 0.2V + Q2 VCE2
vo _ RC = 10K
Rc VBE2 _ _
=100
Figura 1.1
VOH
VCC = 5 V RB + Por otra parte, sabemos que, segn el esquema de la Figura 1.1, el transistor Q2, si conduce, lo har en
RB =0,8M Q1 activa, dado que para l, al tener cortocircuitados sus terminales de base y colector, se cumple siempre que
RC = 10K V BE = V CE y por tanto, si conduce se tendr que V CE = V BEon > V CEsat . Adems, tambin de la
vo
vi observacin del esquema del circuito se deduce que Q2 slo conducir si lo hace Q1, en caso contrario,
VOL ambos transistores estarn cortados. Esto es as por la conexin entre los terminales de emisor de Q1 y
Q2
vi colector de Q2, que liga a las respectivas corrientes.
VIH
_ Figura 1(b) VIL
Figura 1(a) As en el circuito de la Figura 1.1, para los dos transistores en conjunto se tendrn las siguiente
combinaciones de estados de conduccin:
1) Q1 CORTE - Q2 CORTE
a) Como ilustra la Figura 1(b), los niveles lgicos, coinciden los valores de abscisa y ordenada en los
puntos que delimitan las fronteras de las diferentes regiones lineales en las que se descompone la curva 2) Q1 ACTIVA- Q2 ACTIVA
caracterstica. A partir de stos es posible calcular los mrgenes de ruido para el cero y para el uno, los 3) Q1 SATURACIN - Q2 ACTIVA
cuales se definen:
Es claro que el Caso1) debe corresponder con la situacin S1) descrita ms arriba; mientras que para la
Margen de ruido para el cero: NM L = VIL - VOL situacin S2) parece claro que el Caso 3) es el correspondiente. A continuacin se analizan en detalle estos
Margen de ruido para el uno: NM H = VOH - VIH dos casos para confirmar las correspondientes suposiciones:
Finalmente, el margen de ruido, NM, queda definido por el mnimo de los valores NML y NMH, esto es, S1) y Caso 1) Q1 CORTE - Q2 CORTE; por tanto se asume que I B1 = I C1 = I B2 = I C2 = 0 . El
NM=min(NML y NMH). circuito resultante se muestra en la Figura 1.2:
VCC Se tienen que verificar las siguientes condiciones:
As pues, para responder a este apartado es necesario encontrar los valores que delimitan las fronteras de Si Q1 est en corte se ha de cumplir: a) V BE1 V BEon
las diferentes regiones lineales. Para ello bastar con analizar slo dos de las tres regiones que aparecen en IC1 Rc
la curva; y dado que es conocido el comportamiento del transistor bipolar en conmutacin, esto es, en los Si Q2 est en corte se ha de cumplir: b) V BE2 V BEon
circuitos que representan funciones booleana, como es el caso del circuito aqu propuesto, las dos IB1 RB
situaciones a analizar son: + + Del anlisis del circuito se tiene de forma directa:
Q V
+ _ 1_ CE1 M1: V BE 1 = v i V BE 2 (1)
S1) El tramo lineal de valor constante v O = V OH , para el que lo habitual es que el transistor Q1 est en M1
VBE1
vo V BE 2 vi V B Eon (2)
corte; de modo que el valor de la variable v i en el lmite superior de esta regin determina V IL . vi IB2
IC2 Sustituyendo (2) en b) se tiene que : vi 2vBE on
+
+ Q2 VCE2 Sustituyendo valores numricos
S2) El tramo lineal de valor constante v O = V OL , para el que lo habitual es que el transistor Q1 est en VBE2 _
_
_ se concluye que a) y b) se cumplen si: v i 1,4V
saturacin; de modo que el valor de la variable v i en el lmite inferior de esta regin determina V IH .
Figura 1.2 en cuyo caso se tiene que vo = 5V
Los resultados confirman la suposicin realizada es este caso; y se obtinen los valores para los niveles
lgicos V IL = 2V BEon = 1,4V y V OH = V CC = 5V .
Ingeniero Tcnico en Informtica de Gestin. Curso 1 Grupo C. Universidad de Mlaga. 3 Ingeniero Tcnico en Informtica de Gestin. Curso 1 Grupo C. Universidad de Mlaga. 4
- 37 -
S2) y Caso 3) Q1 SATURACIN - Q2 ACTIVA; por tanto se asume que que A partir de stos se calculan los mrgenes de ruido:
V BE1 = V BEon ;V BE2 = V BEon , V CE1 = V CEsat e I C2 = I B2 . El circuito resultante se muestra en la Margen de ruido para el cero: NM L = VIL - VOL = 0,5V
Margen de ruido para el uno: NM H = VOH - VIH= 0,32V
Figura 1.3.
Finalmente, el margen de ruido, definido como el mnimo de los valores NML y NMH, a la vista de anteriores
VCC Se tienen que verificar las siguientes condiciones: datos resulta ser 0,32V.
M2 Si Q1 est en Saturacin se ha de cumplir: a) I B1 0
IC1 Rc
b) I B1 I C1 b) Para responder a las cuestiones que se plantean en este apartado slo hay que revisar parte del trabajo
ya hecho:
IB1 RB + Si Q2 est en Activa se ha de cumplir: c) I B2 0 Para el clculo de v O basta con mirar la curva caracterstica de la Figura 1.4:
VCEsat d) V CE2 V CEsat - Para vi = 5V se tiene que, dado que en este caso vi > VIH , la salida del inversor ser el valor VOL,
VBEon N1 Del anlisis del circuito se tiene:
IB2 vo esto es v O = 0,9V .
vi IB2 IC2 N1: I B1 + IC 1 = ( + 1 )I B2 (1)
- Para vi = 0.5V se tiene que, dado que en este caso vi < VIL , la salida del inversor ser el valor VOH,
M3 + vi 2V BE on
(2)
VCE2 M1: I B1 = ---------------------------- esto es v O = 5V .
M1 _
RB
VBEon _ M2: I C1
VC C VC Esat V CE2
= ---------------------------------------------------
-
(3)
RC La potencia aportada por la fuente VCC se evala a partir de la expresin P CC = V CC I CC donde I CC es
M3: V CE2 = V BEon (4)
Figura 1.3 la corriente aportada por la fuente VCC, que en este circuito se identifica siempre con la corriente de
Sustituyendo (2) en a) se tiene que : vi 2V BEon (5) colector de Q1 ( I C1 ), cuyo valor depende del caso considerado, segn el valor de vi, de entre los
Sustituyendo (4) en (3) y luego sta junto con (2) en b) se tiene que : contemplados en el apartado a) de esta pregunta.
v i 2V BEo n VC C VC Esat V BEo n RB
---------------------------- ------------------------------------------------------ v i 2V BE on + ---------- ( VC C ( VC Esat + V BEo n ) ) (6)
RB RC RC - Para vi = 5V el circuito se encuentra en el caso 3) (ver Figura 1.3). Del anlisis all realizado se
I B1 + I C1 obtuvo I C1 = 0,41mA ; por lo que finalmente se tiene P CC = 5V 0,41mA = 2,05mW .
De (1) se tiene que : I B2 = ---------------------
-
( + 1)
De (4) se tiene que d) siempre se verifica - Para vi = 0.5V el circuito se encuentra en el caso 1) (ver Figura 1.2). Del anlisis all realizado se

(5)
(6)
{ v i 1,4V
vi 4,68V
} se concluye que a), b) se cumplen si: vi 4,68V
obtiene que I C1 = 0 , por lo que la potencia a portada en este caso es nula P CC = 0W .
y dado que de (3) IC 1 = 0,41mA > 0 Por lo que respecta a la corriente de base de Q2, su valor se puede calcular revisando tambin los anlisis
con esta condicin se cumple tambin c). previos realizados en los diferentes casos contemplados en el apartado a) de esta pregunta.
Finalmente se tiene que v o = V CE 1 + V C E2 = V CE sat + VB Eon v o = 0,9V
- Para vi = 5V el circuito se encuentra en el caso 3) (ver Figura 1.3) como ya se ha indicado. En ese
Los resultados confirman la suposicin realizada es este caso; y se obtinen los valores para los niveles I B1 + I C1
RB mismo anlisis se obtuvo I B2 = --------------------
- . Aqu el valor de I C1 es ya conocido; falta calcular el valor
lgicos V IH = 2V BEon + ---------- ( V CC ( V CEsat + V BEon ) ) = 4,68V y V OL = V BEon + V CEsat = 0,9V . ( + 1 )
RC v i 2V BEon
de I B1 , que puede ser calculado a partir de la expresin (2) del caso 3), que resulta I B1 = ---------------------------
-.
RB
Los resultados se resumen en la caracterstica de transferencia reproducida en la Figura 1.4. Sobre ella,
adems de sealar cada uno de los tramos con el nmero del caso a partir del cual se han obtenido, se han Sustituyendo valores se obtiene I B1 = 4,5A . Finalmente llegamos a que I B2 = 4,1A .
escrito tambin las expresiones analticas obtenidas para cada tramo, as como los valores de los niveles
lgicos, lo que sirve, a su vez, para responder al apartado b) del enunciado. - Para vi = 0.5V el circuito se encuentra en el caso 1) (ver Figura 1.2). Del anlisis all realizado se
vo tiene que ambos transistores estn en corte, por lo que en este caso I B2 = 0 .
caso 1) vo = 5V
VOH=5V
caso 3) vo = 0,9V
VOL=0,9V
VIH=4,68V vi
Figura 1.4 VIL=1,4V
- 38 -
2.- Para el circuito inversor de la Figura 2, Calcular el valor de vo y la potencia aportada por la a) Consideremos a continuacin la situacin que plantea el apartado a)
fuente VDD, para: En este caso se tiene VI = 0V.
a) VI = 0V En esta situacin del circuito se despende que V GSn = 0V < V Tn (4), por lo que el transistor NMOS estar
b) VI = VDD.
cortado, esto es I Dn = 0V . Por lo tanto el transistor PMOS ha de conducir con corriente nula.
Justificar la respuesta en cada caso verificando que se cumplen las condiciones de la zona de trabajo
Es claro que en estas circunstancias el transistor PMOS no puede conducir en saturacin. Si suponemos
en la que se supone que se encuentran ambos transistores.
2
que MP conduce en saturacin se ha de cumplir que I Dp ( sat ) = I Dn = 0 = --- ( V SGp V Tp ) , lo que
2
VDD VDD = 5 V
resulta imposible dados los valores de V SGp = 5V y V Tp = 1V . Por tanto MP ha de conducir en su regin
RG RG = 1M
Mp hmica, por lo que se tiene
VTn = 1 V 2
V SDp
VTp = 1 V I Dp ( ohm ) = I Dn = 0 = p ( V SGp V Tp )V SDp -----------
-
+ 2
p = 15A/V2
Mn
n = 64A/V2
VI
2
vO ( 5 VO )
- 0 = p 4 ( 5 V O ) ----------------------
-
2
Figura 2
En primer lugar resulta conveniente poner nombre a las variables del circuito sobre las que se va a razonar;
lo haremos segn ilustra la siguiente Figura 2.1:
Se tienen dos soluciones
{ V O = 5V
VO = 3 V
y dado que la condicin de hmica para Mp supone que V O 1V
VDD
VSGp + la solucin buscada es V O = 5V ,como adems la corriente suminitrada por la fuente es nula,
RG - +
M p VSDp VDD = 5 V tambin lo es la potencia aportada por la fuente.
IGp= 0
IDp
- RG = 1M
O VTn = 1 V b) Consideremos a continuacin la situacin que plantea el apartado b)
IDn En este caso se tiene VI = 5V.
+ VTp = 1 V
IGn= 0 p = 15A/V2 En esta situacin del circuito se despende que V GSn = 5V > VTn (5), por lo que el transistor NMOS tendr
VI M n VDSn= VO
+ n = 64A/V2 que conducir.
VGSn
- - Mn conducir en saturacin siempre que se cumpla V DSn V GSn V Tn (6).
-
Dado que, segn el esquema del circuito, se tiene que V DSn = V O (7), sustituyendo en (6), las expresiones
Figura 2.1
(5) y (7) se obtiene como condicin de saturacin V O V DD V Tn (8), y sustituyendo los valores
El esquema del circuito inversor muestra que est formado por dos tipos de transistores MOS de
numricos, V O 4V .
enriquecimiento, uno de ellos de tipo PMOS (Mp) y el otro NMOS (Mn), y que estn conectados de forma
que siempre se ha de cumplir que su corriente de drenador ha de ser la misma, ( I Dn = I Dp Ley de Por otra parte Mn conducir en su regin hmica en caso contrario, esto es para VO 4V
Kirchhoff de corrientes para el nudo O). Por otra parte tambin muestra que la puerta del transistor PMOS En resumen la situacin es que tanto Mp como Mn conducen y se tienen cuatro posibilidades:
est conectada a tierra a travs de la resistencia RG, pero como la corriente que circula ha a travs de ella es
1) Mp saturacin- Mn saturacin VO 1 VO 4 Imposible
nula (como ocurre en todo transistor MOS), en la prctica es como si esta resistencia no estuviera, y
podemos considerar que el terminal de puerta del transistor PMOS esta conectado a tierra. 2) Mp saturacin- Mn hmica V O 1 VO 4 VO 1
As del circuito se despende que V SGp = 5V > V Tp (1), por lo que el transistor PMOS siempre ha de
3) Mp hmica - Mn saturacin VO 1 VO 4 VO 4
conducir.
Conducir en saturacin siempre que se cumpla V SDp V SGp V Tp (2). 4) Mp hmica- Mn hmica V O 1 VO 4 1 VO 4
Dado que, segn el esquema del circuito, se tiene que V SDp = V DD V O (3), sustituyendo en (2), las Dado que el enunciado indica que el circuito corresponde a un inversor, y que en este apartado estamos
considerando que la entrada es un nivel alto, Vi = 5V, cabe pensar que la salida VO correspondera a un nivel
expresiones (1) y (3) se obtiene como condicin de saturacin V O V Tp , y sustituyendo los valores
lgico bajo, y por tanto un valor de tensin pequeo. Como se tiene que V DSn = V O , un valor pequeo
numricos, V O 1V .
solo ser posible si Mn trabaja en suregin hmica. Por otra parte de las dos situaciones posibles,
Por otra parte conducir en su regin hmica en caso contrario, esto es para V O 1V . etiquetadas como 2) y 4), tomamos en consideracin en primer lugar el caso 2), puesto que es el que
El razonamiento seguido hasta ahora es independiente del valor de la variable V I, por lo que resulta vlido contempla un valor ms pequeo para VO. En el caso de resultar fallido este intento, se considerara el caso
para resolver ambos apartados del enunciado. 4), y finalmente el caso 3) si ste tambin lo fuera.
- 39 -
Sea pues la situacin 2) Mp saturacin - Mn hmica Finalmente para la situacin 3) Mp hmica - Mn saturacin
Dado que se tiene que I Dn ( ohm ) = I Dp ( sat ) V SGp = V DD V SDp = V DD V O Dado que se tiene que I Dn ( sat ) = I Dp ( ohm ) V SGp = V DD V SDp = V DD V O
V GSn = V i = V DD V DSn = V O V GSn = V i = V DD V DSn = V O
2 2
pV DSn 2 V SDp
n ( V GSn V Tn )V DSn ------------ = ----- ( V SGp V Tp ) ----p- ( V GSn V Tn ) 2 = p ( V SGp V Tp )V SDp ------------
2 2 2 2
2 2
VO p 2 n ( V DD V O )
- = ----- ( V DD V Tp )
n ( V DD V Tn )V O ------ ----- ( V DD V Tn ) 2 = p ( V DD V Tp ) ( V DD V O ) ---------------------------
-
2 2 2 2
2 p 2
V O 2 ( V DD V Tn )V O + ----- ( V DD V Tp ) = 0 n
n 2 2
V O 2V Tp V O + ----- ( V DD V Tn ) V DD ( V DD + 2V Tp ) = 0
2 p
Sustituyendo valores numricos resulta: VO 8V O + 3,75 = 0
2
Sustituyendo valores numricos resulta la ecuacin, V O 2V O + 17,3 = 0
De las dos soluciones posibles slo V O = 0,5V es correcta, dado que es la nica
que cumple la condicin 2) V O 1 donde los valores numricos estn aproximados hasta el segundo decimal:
Para el clculo de la potencia consumida se tiene Las dos soluciones resultan ser complejas por lo que ninguna verifica la condicin de 3) V 4
O
PV = V DD I Dp ( sat )
DD
PV = 600W
p 2 DD
I Dp ( sat ) = ------ ( V DD V Tp ) = 120A
2
Hemos encontrado la solucin correcta, y por tanto la solucin vlida del examen termina aqu.
Sin embargo, a fin de completar la discusin que sobre el problema, y para que sirva al alumno como
ejemplo, a continuacin vamos a verificar que la situacin 4) y 3) no son posibles.
Sea pues la situacin 4) Mp hmica - Mn hmica

Dado que se tiene que I Dn ( ohm ) = I Dp ( ohm ) V SGp = V DD V SDp = V DD V O
V GSn = V i = V DD V DSn = V O
2 2
V DSn V SDp
n ( V GSn V Tn )V DSn -----------
- = p ( V SGp V Tp )V SDp -----------
-
2 2
2 2
VO ( V DD V O )
n ( V DD V Tn )V O ------
- = p ( V DD V Tp ) ( V DD V O ) ---------------------------
-
2 2
p
V DD V Tn + ---- -V 2
2 n Tp V DD 2V Tp V DD
VO 2 ---------------------------------------------------- V O + --------------------------------------- = 0

1 ----p- ----n- 1
n p
2
Sustituyendo valores numricos resulta la ecuacin, V O 9,84V O + 4,59 = 0
donde los valores numricos estn aproximados hasta el segundo decimal:
V O = 9,35V
De las dos soluciones ninguna verifica la condicin de 4) 1 VO 4
V O = 0,49V
- 40 -
3.- Responde brevemente a las siguientes cuestiones: 4.- Responde brevemente a las siguientes cuestiones:
a) Qu es un semiconductor intrnseco? Cita al menos dos ejemplos. VDD
c) Indica cules son las principales diferencias que existen, en cuanto a su naturaleza, y en cuanto
al mecanismo que la origina, entre la corriente elctrica que circula a travs de un cristal
conductor y uno semiconductor. Vo

VA VC
portadores libres electrones, n, es igual a la concentracin de huecos, p. Dicha concentracin recibe el
nombre de concentracin intrnseca ni. VB VD
Si se trata de un cristal semicoductor puro, esto es, formado por elementos de una nica especie qumica,
ambos tipos de portadores provienen de los procesos de generacin-recombinacin de pares electrn-
hueco. A una temperatura dada ambos procesos se equilibran de modo que las concentraciones de ambos Figura 3
tipos de portadores se igualan. a) Que funcin booleana realiza el circuito NMOS de la Figura3? Justifica la respuesta
Si se trata de un cristal semiconductor con impurezas, esto es contaminado con tomos de otras especies describiendo el razonamiento que ha llevado a ella.
qumicas, a los portadores cuyo origen son los fenmenos de generacin-recombinacin, se aaden b) Indica adems cules son las caractersticas ms destacables de esta familia lgica y sus
aquellos que provienen de las impurezas del cristal, huecos en el caso de las impurezas aceptoras, y principales ventajas e inconvenientes si se compara con la familia CMOS.
electrones en el de las impurezas donadoras. Si la concentracin de ambos tipo de impurezas es la misma,
se tiene tambin que las concentraciones de ambos tipos de portadores sern aproximadamente las mismas, a) Llamemos F(A,B,C,D) a la funcin booleana que realiza el circuito de la Figura 3. Observando este
por lo que a este cristal semiconductor tambin se le considera como intrnseco. circuito con ms detalle se aprecia que en l cabe distinguir claramente dos subcircuitos que realizan
funciones booleana ms bsicas, F1(A,B,C,D) y F2(I) conectadas en cascada, esto es, la salida de una es
Los ejemplos ms conocidos son los de los cristales puros de silicio, germanio y arseniuro de galio. la entrada de la siguiente y por tanto F(A,B,C,D) = F2(F1(A,B,C,D)). En la figura Figura 3.1 se muestran
separadas ambas, para una mayor claridad. En ella se ha dado nombre a cada uno de los transistores para
b) Recibe el nombre de semiconductor extrnseco aquel en el que la concentracin de portadores libres
poder referirse a ellos en lo que sigue.
electrones, n, difiere apreciablemente de la concentracin de huecos, p.
Si existe una mayora de electrones libres, se dice que dicho semiconductor extrnseco es de tipo N; si por VDD VDD
el contrario existe una mayora de huecos se dice que dicho semiconductor es de tipo P.
En los semiconductores extrnsecos el exceso de portadores se consigue aumentando artificialmente el Mt1 Mt2
nmero de tomos de impurezas que favorezcan la formacin del tipo concreto de semiconductor deseado; VI = F1(A,B,C,D)
donadoras en el caso de los electrones y por tanto de los semiconductores de tipo N; y aceptoras en el caso Vo = F(A,B,C,D)
de los huecos y por tanto de los semiconductores de tipo P. VA = F(I)
MA VC MC
Los ejemplos ms conocidos son los del cristal silicio dopado con tomos donadores como el fsforo,
VI
MO
para generar un semiconductor extrnseco de tipo N; y el del cristal silicio dopado con tomos aceptores VB V MD
MB D
como el boro, para generar un semiconductor extrnseco de tipo P.
c) Las corrientes elctricas que aparecen en un conductor son bsicamente corrientes de arrastre de Figura 3.1 Red N
electrones. Esto es, son producidas por la accin de un campo elctrico sobre el nico tipo de portadores La segunda etapa, formada por los transistores Mt2 y MO, proporciona la salida, y es un inversor
de carga libres en un conductor, que son los electrones.
En un semiconductor pueden aparecer diversos tipos de corrientes elctricas. Segn el mecanismo que
las origina se distingue entre corrientes de arraste y corrientes de difusin. La primera etapa es una funcin booleana NMOS, que segn se ha estudiado tiene la forma
El origen de las primeras es el movimiento de portadores debido a la accin de un campo elctrico, como f ( A, B, C, D ) donde f ( A, B, C, D ) es la funcin que realiza la red de transistores NMOS de
en el caso de los cristales conductores. Las corrientes de difusin son debidas al movimiento neto de enriquecimiento, (Red N en la Figura 3.1).
portadores de carga consecuencia del movimiento aleatorio y la diferencia de concentracin de stas en el Por tanto F1(A,B,C,D) = f ( A, B, C, D ) y como F(A,B,C,D) = F2(F1(A,B,C,D)) = INV( F1(A,B,C,D)) se
cristal, esto es, debidas al fenmeno de difusin de particulas, en este caso cargadas.
Adems, como en los semiconductores es posible la presencia de dos tipos diferentes de portadores, cabe tien que F(A,B,C,D) = f ( A, B, C, D ) .
distinguir a su vez entre dos tipos de corrientes tanto de arrastre como de difusin; a saber corriente de As, para encontrar la funcin que realiza este circuito, basta obtener la funcin que realiza la Red N.
arrastre de huecos y corriente de arrastre de electrones, corriente de difusin de huecos y corriente Segn lo estudiado, en esta red la operacin OR se hace corresponder a una asociacin en paralelo de
de difusin de electrones. elementos, mientras que la operacin AND se hace corresponder a una asociacin en serie. Por tanto
obsevando la Red N de la Figura 3.1, vemos que los transistores MA y MB estn conectados en serie, luego
ambos realizan la opreracin A B , del mismo modo que lo estan los transistores MC y MD, los cuales
realizan la operacin C D . A su vez estas dos asociaciones de transistores lo esta en paralelo, lo que
supone la funcin OR. De todo ello se deduce que F(A,B,C,D) = f ( A, B, C, D ) = AB + CD .
- 41 -
b) Las puertas y funciones lgicas implementadas con transistores NMOS ocupan muy poca rea, lo 5.- Qu es un tansistor MOS de puerta flotante? Describe brevemente su principio de
que las hace ideales para implementar circuitos muy grandes en un chip. Su consumo de potencia en funcionamiento e indica cual es su principal aplicacin en el mbito de las memorias
condiciones estticas es pequeo; resultando ms importante cuando hay transiciones en las entradas, y semiconductoras?
estas lo hacen a mayor frecuencia, esto es, hay consumo de potencia dinmica. Por esta razn el
consumo de potencia depende de la frecuencia de trabajo. El retardo de propagacin es pequeo; y el Un transistor MOS de puerta flotante es un transistor MOS modificado de manera que se aade una
mximo retardo tolerable en una implementacin concreta determina el fan-out, dado que cuantas ms segunda puerta, es decir un trozo de conductor dentro del aislante que separa la primera puerta del
puertas se conectan a la salida de una dada mayor el retardo. resto del transistor. De ah el nombre de puerta flotante. La Figura 4 ilustra la situacin.
El objeto es poder alterar por medios elctricos el valor de la tensin umbral del transistor, a fin de
Las puertas y funciones lgicas implementadas con transistores CMOS ocupan ms rea que las realizas disponer de un dispositivo MOS cuya presencia en un circuito pueda ser anulada y/o recuperada. Su
con la familia NMOS, lo que resulta una desventaja frente a estas. Sin embargo el consumo de potencia principal aplicacin en el mbito de las memoria semiconductoras est relacionada con la idea incorporar
en condiciones estticas para la familia CMOS es nulo, consumiendo potencia slo cuando hay programabilidad a las memorias ROM diseadas con tecnologa CMOS. Su papel es fundamental en
transiciones en las entradas, esto es, como en el caso de la familia NMOS, hay consumo de potencia los dispositivos denominados EPROM y EEPROM, esto es, memorias ROM borrables y
dinmica. Por esta razn el consumo de potencia depende de la frecuencia de trabajo. Por lo que reprogramables.
respecta al fan-out, en la familia CMOS ocurre igual que en la NMOS y viene determinado, para una
implementacin dada, por los requerimientos en cuanto a velocidad de operacin, ya que la respuesta es El principio de funcionamiento del transistor MOS de puerta flotante, ilustrado tambin en la Figura 4 es
ms lenta conforme conectamos ms y ms puertas a una dada. el siguiente:
-) Para eliminar el transistor, (dispositivo programado) se introducen cargas dentro de la puerta
flotante, de forma que se crea un campo elctrico que dificulta que los electrones se acumulen para
formar el canal. El resultado es que la tensin umbral de este transistor con la puerta cargada es muy
que la tensin umbral volvera a valores normales que permitiran su paso a conduccin cuando sea
despogramacin antes mencionadas.
VLActiva
Dispositivo de puerta flotante
puerta
drenador puerta flotante
G ID
D S
fuente
n+ n+
p
aislante
VT VGS
Dispositivo sin programar
G ID
D S
n+ n+
p
V*T VGS
Figura 4 Dispositivo programado VLActiva
- 42 -
FORMULARIO:
VD V R
VD + - D
INGENIERO TCNICO EN INFORMTICA DE GESTIN. + - ID si I D 0
1 Curso Grupo C. ID ID ideal V RD si V D V
Examen extraordinario. Curso 03/04. Mlaga 25-9-2004 linealizado
C D D
1.- Determinar la tensin de salida Vo , y la corriente Io , en cada uno de los circuitos electrnicos que se B G VT < 0 G VT > 0
muestran en la Figura 1. Justificar la respuesta en cada caso verificando el estado de los diodos. C
Considerar para los diodos el modelo linealizado (V = 0.7V, RD = 50). E D S S
(3 puntos) B si V BE V BEon
G si V GS V T
A E S
R=10k C
DA + si I B 0 D
D + B

Io E1=10V I D = --- ( V G S V T )
2
DB IB IB 2
E1=-8V Vo Vo B y V CE V CEsat
E2=12V R=0,95k
Io si V GS V T
_ VBEON E G
E2=10V _ y V DS V GS V T
S
(a) (b)
Figura 1 C D
si I B 0 V DS
2
ID = ( V G S V T )V D S ---------
VCEsat 2
2.- Los circuitos de la Figura 2 corresponden a dos puertas lgicas: IB si V GS V T
a) Indicar qu tipo de puertas son y a qu fmilia lgica pertenece cada una de ellas. Describir brevemente B y I B I C G y V DS V GS V T
su funcionamiento de forma cualitativa y en trminos del estado de los transistores que las constituyen.
VBEONE S
b) Calcular la tensin a la salida Vo, y el consumo, de cada una de ellas cuando sus entradas Va y Vb toman
los valores aparecen en la Figura 2. Justificar la respuesta en cada caso, verificando la zona de trabajo de
los transistores.
(4 puntos)
Vcc= 5V VDD= 5V
Rc=6K
Mt
vo
Vo
Rb=15K Rb=15K Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern publicados el
QA QB Vb Va= 3V Vb =3V prximo 5 de Octubre en los tablones oficiales del centro.
Va
MA MB
Va=0.85V Vb=0.75V =50 VTMt = -2V

VTMA = VTMB = 1 V
(a) n = 0.05mA/V2 (b)
Figura 2
3.- Describe brevemente la estructura fsica Metal xido Semiconductor (MOS), base del transistor MOS
de enriquecimiento o acumulacin, y su comportamiento en condiciones de reposo y polarizacin.
(1,5 puntos)
sistemas que representan los trminos RAM esttica y RAM dinmica.
(1,5 puntos)
1 2
- 43 -
- 44 -
SOLUCIONES b) En la Figura 1.3 se reproduce el circuito de la Figura 1(b) al que se han aadido las variables tensin y
corriente de los diodos (VDA, VDB, IDA e IDB respectivamente) y su polaridad.
1.- Determinar la tensin de salida Vo , y la corriente Io , en cada uno de los circuitos electrnicos que
IDA De la distribucin de fuentes de tensin respecto de los diodos
se muestran en la Figura 1. Justificar la respuesta en cada caso verificando el estado de los diodos. A
Considerar para los diodos el modelo linealizado (V = 0.7V, RD = 50). cabe suponer que el diodo DA estar en corte mientras que el
_ VDA + + diodo DB estar en conduccin.
A E1=10V IDB Ntese que el terminal negativo de DA est conectado a una
R=10k
B fuente de tensin de 10V, y que su terminal positivo nunca
DA +
D + B _ V +
DB podr superar este valor, dado que la fuente de tensin ms
Io E1=10V Vo
DB R=0,95k
Io prxima a este terminal es tambin una fuente de 10V, a la
E1 = -8V Vo Io Vo
E2=12V R=0,95k E2=10V _ que se conecta a travs de una resistencia, por lo que es muy
_
E2=10V _ probable que est cortado.
Por otra parte el terminal negativo de DB est conectado a
Figura 1(a) Figura 1 (b)
Figura 1.3 tierra, y dado que prximo a su terminal positivo hay una
fuente de 10V, es probable que conduzca.
a) En la Figura 1.1 se reproduce el circuito de la Figura 1(a) al que se han aadido las variables tensin y Bajo esta hiptesis sustituimos cada diodo por su modelo y verificamos las condiciones de validez.
corriente del diodo (VD e ID respectivamente) y su polaridad.
Recordar que se pide emplear el modelo linealizado de diodo.
R=10k Del anlisis de este circuito es posible escribir directamente A continuacin se resumen el modelo y condiciones:
las siguientes expresiones para las incognitas del problema
Io=ID D + + que son vlidas independientemente del estado de conduccin DA OFF I DA = 0 si V DA < V (a)
M _VD del diodo D.
Vo E1 ( V D + E2 ) DB ON V DB = V + R DB I DB si I DB 0 (b)
E1 =-8V E2=12V IO = ID = -----------------------------------------
- (1)
_ R
Sustituyendo los diodos por sus modelos correspondientes se tiene el esquema de la Figura 1.4.
V O = E1 RID (2)
IDA=0 Debemos calcular pues VDA e IDB.
A
Figura 1.1 V O = VD + E 2 (3)
_ VDA + +
Sin embargo, para poder calcular los valores de Io y Vo, s es necesario determinar el estado de conduccin Del anlisis de circuito se tiene
del diodo. Para ello establecemos una hiptesis sobre su estado, sustituimos el diodo por el modelo M1 IDB
V
B RD N1
N1: IDB = I O (6)
correspondiente y verificamos que se cumplen las condiciones de validez de dicha hiptesis. E1=10V
As, supongamos en primer lugar que el diodo D conduce. En ese caso, sustituyendo el diodo segn se _ V + Vo
DB M1: V DA = V + R D IDB E 1 (7)
indica en el formulario proporcionado junto al enunciado del examen, se tendr el esquema de la Figura Io
R=0,95k E2 V
1.2, que ser vlido siempre que se cumpla I D 0 . Ntese que en este modelo V D = V + R D I D (4). M2 E2=10V _ M2: I = -------------------
DB R + RD (8)
R=10k
De la malla M se puede calcular directamente el valor de ID. Y tambin
V + + Y se tiene que
( V + E1 + E 2 )
ID = --------------------------------------
- (5) Figura 1.4
Io=ID R + RD V O = V DA + E 1 = V + R D I DB = E 2 RI DB (9)
M VD Ntese que (5) se obtiene de (1) sustituyendo (4) y despejando ID

RD 10 0,7
_ ( 0,7 8 + 12 )
Sustituyendo valores en (8) se tiene IDB = --------------------------------- = 9,3mA > 0 (10)
Vo Sustituyendo valores se tiene ID = ------------------------------------ < 0 0,95k + 0,05k
E1=-8V 10k + 0,05k
E2=12V _ Luego se verifica la condicin (b).
Lo que contradice la suposicin de que D conduce.
Sustituyendo valores en (7) junto al valor obtenido en (10) se tiene
Por tanto el diodo D debe estar cortado, y segn el modelo se tendr que ID = 0
Figura 1.2
y se ha de cumplir que V D < V Verifiqumoslo. V D A = 0,7V + 0,05k 9,3mA 10V = -8,835 < V (11)
En este caso de la ecuacin (2) se sigue que Vo = E 1 = 8V Luego tambin se verifica la condicin (a).
Y de la ecuacin (3) despejando VD y sustituyendo el valor de Vo que V D = E 1 E2 = 4V < V
Por tanto se cumple que el diodo DA est en corte y que el diodo DB conduce.
Lo que confirma que D esta cortado.
As, finalmente, a partir de (6) obtenemos que Io= -IDB = -9,3mA;
Finalmente, dado que Io=ID , el valor de la intensidad pedido es nulo, mientras que Vo=8V.
mientras de cualquiera de las igualdades en (9) se tiene que Vo = 1,165V.
Ingeniero Tcnico en Informtica de Gestin. Curso 1 Grupo C. Universidad de Mlaga 3 Ingeniero Tcnico en Informtica de Gestin. Curso 1 Grupo C. Universidad de Mlaga 4
- 45 -
2.- Los circuitos de la Figura 2 corresponden a dos puertas lgicas: b) Consideremos en primer lugar la puerta NOR RTL, Figura 2(a). Dado que se indica que Va=0,85V y
a) Indicar qu tipo de puertas son y a qu fmilia lgica pertenecen cada una de ellas. Describir Vb=0,75V, y ambos son mayores que VBEon, cabe esperar que ambos transistores conduzcan. Sin embargo,
brevemente su funcionamiento de forma cualitativa y en trminos del estado de los transistores como tanto Va como Vb son tan slo ligeramente superior a VBEon supondremos que lo ms probable es que
que las constituyen.
tanto QA como QB conduciran en su zona activa. Siguiendo esta hiptesis y sustituyendo cada transistor
b) Calcular la tensin a la salida Vo, y el consumo, de cada una de ellas cuando sus entradas Va y por su modelo se obtine el esquema de la Figura 2.1. A continuacin analizaremos el circuito resultante
Vb toman los valores aparecen en la Figura 2. Justificar la respuesta en cada caso, verificando para verificar las condiciones que impone el modelo.
la zona de trabajo de los transistores. Vcc=5V
Rc=6K
Vcc=5V VDD=5V
M4 IRc
vo
Rc=6K N1
Mt
vo QB
Vo IBA QA IBB
Rb=15K Rb=15K + +
QA QB Va= 3V Vb =3V Rb=15K IBA VCEA VCEB IBB Rb=15K
Va Vb
MA Va _ _
MB Vb
VBEON M3
M1 VBEON M2
Va=0.85V Vb=0.7V =50
VTMA = VTMB = 1V VTMt = -2V
(a) n = 0.05mA/V2 (b) Figura 2.1
Figura 2
a) El circuito de la Figura 2(a) corresponde a una puerta NOR de la familia RTL (ver Tansparencia 12 del Si QA est en Activa se ha de cumplir: a) I BA 0 y b) VCEA V CEsat
Tema 5 y Problemas 4 y 5 de la Quinta Relacin), mientras que el circuito de la Figura 2(b) corresponde a
una puerta NOR de la familia NMOS (ver Tansparencia 18 del Tema 6 y Problema 6 de la Sexta Relacin). Si QB est en Saturacin se ha de cumplir: c) I BB 0 y d) V CEB V CEsat

De forma breve el funcionamiento de la puerta NOR RTL es el siguiente:
N1: IR = ( IBA + I BB ) (1) M3: V CEA = V C EB = VO (4)
C
Si las dos entradas del circuito estn a nivel bajo, (ambas entradas a cero lgico), los dos Va V BEo n
M1: = --------------------------
- (2) M4: V O = Vcc R C I R (5)
transistores QA y QB estarn en corte; por lo que no circular corriente por la resistencia de colector I BA
Rb C
Rc, y la salida Vo tomar el valor VCC , que corresponde a un nivel alto, esto es uno lgico a la salida. Vb V BEo n
M2: I BB = --------------------------
- (3)
Si alguna de las entradas, o ambas estn a nivel alto, (uno lgico a la entrada), uno o ambos Rb
transistores (QA y QB) estarn en saturacin. En cualquiera de los tres casos posibles Vo queda fijado
Claramente de (4) se tiene que si se cumple b) tambin se cumple d)
a la tensin de saturacin de los transistores, la cual corresponde a un nivel bajo, (cero lgico a la
salida). Sustituyendo valores en (2) y (3) vemos que se verifican las condiciones a) y b)
I BA = 0,01mA IBB = ( 10 3 ) A
De forma breve el funcionamiento de la puerta NOR NMOS es el siguiente:
Sustituyendo estos valores (1) se tiene: IR = 2 3 mA
C
En los circuitos de esta familia, el transistor Mt siempre conduce, dado que se trata de un
transistor MOS de empobrecimiento, (tensin umbral negativa) con su puerta y su fuente Sustituyendo valores en (5) se tiene V O = 1V
cortocircuitadas (VGS=0). Y finalmente de (4) vemos que la condicin d) se verifica. V CE A = V CE B = V O > V CE sat
Si las dos entradas del circuito estn a nivel bajo, (ambas entradas a cero lgico), los dos
transistores MA y MB estarn en corte; por lo que Mt ha de conducir con corriente nula, esta
As pues, los clculos confirman la suposicin realizada, ambos transistores trabajan en su regin activa;
circunstancia slo es posible si Mt conduce en hmica; adems su tensin drenador fuente ha de ser
por tanto el valor de V O resulta ser V O = 1V . Por lo que respecta al consumo del circuito,
nula. En estas circunstancias Vo = VDD que es considerado un uno lgico a la salida.
Si alguna de las entradas, o ambas estn a nivel alto, (uno lgico a la entrada), uno o ambos P V CC = V CC I R C , sustituyendo valores se obtiene P V CC = ( 10 3 )mW .
transistores (MA y MB) conducirn en hmica, mientras que Mt lo har en saturacin. En una puerta Ntese que para los valores de tensin de entrada dados, el circuito no funciona como puerta lgica, por lo
NOR bien diseada, Vo tamar un valor pequeo que se hace corresponder a un cero lgico a la que ni los valores de entrada ni el de salida pueden ser interpretados como valores lgicos.
salida.
- 46 -
A continuacin analizamos el circuito NOR NMOS, Figura 2(b). En la Figura 2.2 se reproduce el Asi, dado que se tiene que I Dt ( sat ) = 2I DA ( ohm ) V GSt = 0 V DSt = V DD V O
esquema del circuito al que se han aadido las variables necesarias para analizarlo y su polaridad.
V GSA = V a V DSA = V O
Como ya se ha mencionado en el apartado a), el transistor Mt siempre conduce, V GSt = 0 V TMt y
2
I Dt 0 . Por su parte del circuito es claro que V GSA = V a y V GSB = V b ; y dado el valor de stas V DSA
-----n ( V GSt V TMt ) 2 = 2 n ( V GSA V TMA )V DSA -----------
-
( V a = V b = 3V > V TMA = V TMB ) cabe esperar que ambos transistores (MA y MB) conduzcan; adems el 2 2
2
parmetros que caracterizan a MA y MB sean idnticos, fuerza a que se cumpla tambin la relacin 1--- 2 VO
( V TMt ) = 2 ( V a V TMA )V O --------
-
I DA = I DB . Por otra parte, las corrientes que circulen por estos transistores estn ligadas adems por la 2 2
relacin que establece el nudo O, I Dt = I DA + I DB , que dada la simetra del circuito antes destacada lleva
2
a que I Dt = 2I DA . 2 V TMt
V O 2 ( V a V TMA )V O + -------------
- = 0
2
VDD=5V
2
+ Sustituyendo valores numricos resulta: V O 4V O + 2 = 0
IGt= 0 VTMA = VTMB = 1 V VTMt = -2V
VDSt
+ n = 0.05mA/V2
VGS t =0 - - De las dos soluciones posibles V O = ( 2 2 )V es la correcta, la nica que cumple la condicin V 2V
IDt O
O Vo Para el clculo de la potencia consumida se tiene
IDA IDB
IGA= 0 IGB= 0
+ + P DD = V DD I DD = V DD I Dt ( sat )
VDSB
+ VDSA
+ Vb =3V
Va= 3V - -
VGSA - -
VGSB
P DD = 500W
n 2
I Dt ( sat ) = ------ ( V TMt ) = 100A
2
Figura 2.2
Supondremos que el circuito funciona como puerta NOR, en cuyo caso 3V puede ser considerado 1 lgico
a la entrada y por tanto la salida ha de ser un 0 lgico, de modo que supondremos que tanto MA como MB
conducen en su regin hmica, mientras que Mt lo hace en la de saturacin.
V DSt = V DD V O , se tendr como condicin de saturacin para Mt que V O V DD + V TMt Sustituyendo
valores numricos se tiene finalmente V O 3V . En caso contrario Mt trabajar en su regin hmica.
Si tanto MA como MB conducen en hmica, para ambos se ha de verificar que V DS V GS V T , para sus
respectivas tensiones puerta-fuente y drenador-fuente, y dado que en el circuito V O = V DSA = V DSB , esta
condicin se expresa como V O 2V . En caso contrario los transistores trabajan en saturacin.
Reuniendo ambas condiciones tenemos que

Mt saturacin - MA y MB hmica VO 2
Verificaremos esta condicin tras calcular VO a partir de la relacin que impone el nudo O del circuito, que
bajo esta hipotesis vamos rescribir como I Dt ( sat ) = 2I DA ( ohm ) , para recalcar que las corrientes a las que se
hace referencia son las de saturacin y hmica en los respectivos transistores.
- 47 -
3.- Describe brevemente la estructura fsica Metal xido Semiconductor (MOS), base del transistor Si la tensin de polarizacin es suficientemente elevada, tal que supera un cierto nivel de tensin
MOS de enriquecimiento o acumulacin, y su comportamiento en condiciones de reposo y denominado tensin umbral VT, el fenmeno resultante es la creacin de una regin prxima a la
polarizacin. interfase xido-semiconductor caracterizada por un predominio de los portadores minoritarios
frente a los mayoritarios, producindose de hecho una "inversin" en cuanto al tipo de portadores
Un resumen de la Transparencias 2 del Tema 6 da respuesta a esta pregunta: que son mayoritarios en dicha regin. Se dice entonces que se ha inducido un canal. Esta circunstancia,
esto es, la formacin del canal por acumulacin de portadores, es la que justifica la denominacin de
Se tienen dos posibilidades a la hora de construir la estructura fsica Metal xido Semiconductor enriquecimiento o acumulacin que adjetiva a esta estructura MOS. Esta situacin es la que se ilustra en
(MOS) de "enriquecimiento o acumulacin", segn se ilustra en la Figura 3, que dan lugar a su vez a dos las Figura 3.2.
tipos distintos de transistores MOS, segn se tenga que el material semiconductor que la constituye sea
de tipo P (mitad izquierda de las Figura 3) o de tipo N (mitad derecha). Cuando el semiconductor es de tipo P, en el canal que se genera hay predominio de electrones, (en la
METAL izquierda de la Figura 3.2) por lo que se le denomina canal N. Cuando el semiconductor es de tipo N, en
el canal que se genera hay predominio de huecos por lo que se le denomina entonces canal P, (en la
(Al) derecha de la Figura 3.2).
Canal N Canal P
_ _ _ _ _ XIDO
+ + + + +
AISLANTE
_ _ _ _ _ (SiO2)
+ + + + + _ _ _ _ _
+ + + + +
_ _ _ _ _ + + + + + _ _ _ _ _
E + + + + + E
Semiconductor de tipo P _ _ _ _ _ + + + + +
Semiconductor de tipo N
Figura 3
En el estado de equilibrio, no polarizacin, que corresponde con el presentado en la Figura 3, cada uno de
los materiales est en equilibrio. En particular, en el material semiconductor (sea cual sea su tipo N o P) Figura 3.2
ambos tipos de portadores, (electrones y huecos), se encuentra aleatoriamente distribuidos por todo el As, mediante este mecanismo, en ambos casos, es posible establecer un camino conductor que comunica
material, como trata de ilustrarse en la figura. los extemos del material semiconductor, cuyas caractersticas de conduccin estan controladas por la
Cuando cualquiera de estas estructuras se polariza adecuadamente, aplicando una diferencia de potencial tensin de polarizacin establecida entre el metal y el semiconductor.
entre las capas de metal y semiconductor, segn se muestra en las Figura 3.1 y Figura 3.2 se crea un
campo elctrico E. Dado que el material xido sirve de aislante e impide el paso de portadores de carga,
el campo elctrico generado acta sobre los portadores del material semiconductor cambiando su
distribucin en dicho material. La situacin es tal que los portadores mayoritarios son alejados de la
interfase xido-semiconductor, mientras que los portadores minoritarios son atrados hacia dicha
interfase.
E _ _ _ _ _ + + + + +
E
_ _ _ _ _ + + + + +
_ _ _ _ _ + + + + +
Figura 3.1
- 48 -
4.- Dibuja y describe el esquema bsico de una memoria RAM (memoria de acceso aleatorio) de La organizacin y funcionamiento descritos son comunes a las dos categorias de memorias RAM entre
lectura y escritura (R/W memory). Explica tambin cules son las principales semejanzas y las que suele distinguirse (memorias RAM estticas y memorias RAM dinmicas).
diferencias entre los sistemas que representan los trminos RAM esttica y RAM dinmica. Por otra parte ambos tipos de memorias son consideradas memorias voltiles, dado que mantienen la
La principal diferencia entre las memorias RAM estticas y dinmicas radica en la estructura y
En la Figura 4 se muestra un esquema de la organizacin de una memoria de acceso aleatorio de lectura y principio de funcionamiento del circuito que se emplea como celda bsica de memoria:
escritura (R/W RAM memory). En el caso de la memoria RAM esttica la celda bsica de memoria la constituye un circuito
biestable, como el de la Figura 4.2(a). Dado que cada uno de sus dos estados estables se asocia a
cada una de las variables binarias, es capaz de almacenar un bit de informacin por tiempo
indefinido siempre que el circuito est alimentado, y sin circuitera adicional.
En el caso de la memoria RAM dinmica la celda bsica de memoria la constituye un circuito

cuyo elemento de almacenamiento es un condensador, como el de la Figura 4.2(b), la
informacin es almacenada en trminos de la tensin en los terminales de condensador: cuando este
est cargado se dice que almacena un uno lgico, y cuando est descargado se dice que almacena un
cero. Dada la presencia de corrientes de fuga, el almacenamiento del uno lgico se degrada con el
tiempo, por lo que en este tipo de memorias es necesario incluir un procedimiento de refresco del
valor almacenado. Este inconveniente frente a las memorias estticas es compensado con la
mayor capacidad de integracin de las memorias dinmicas debido a la simplicidad de su celda
C C

Xj
Seleccin de fila
Figura 4
A
Los elementos bsicos de memoria se organizan en forma de matriz de celdas de memoria cada una de Seleccin de fila
las cuales puede ser seleccionada individualmente a aprtir de una lnea de seleccin de columna y una de
fila, cuyo esquema genrico se ilustra en la Figura 4.1. El conjunto de lneas de seleccin se obtiene de la
decodificacin de las lneas de direccin de acceso a memoria, A0 .. A11 en la Figura 4, y que como en B
ella se ilustra se dividen en dos grupos, para seleccionar filas y columnas respectivamente del la matriz de
celdas de memoria. Por otra parte, una lnea adicional denominada WE indica si el acceso a las celdas de Celda ij
memoria es de lectura de la informacin almacenada, o de modificacin de dicha informacin, esto es de (b)

escritura de la celda de memoria. El dato a escribir o leer llega a todas las celdas del array por medio de W R
la lnea de dato, DIN para escritura, DO para lectura ( ver Figura 4). Yj
Esta estructura permite la seleccin y el acceso de forma independiente a cada una de las celdas de Entrada
Seleccin de fila Salida (a)
memoria, lo que justifica el nombre de memoria de acceso aleatorio (RAM).
Figura 4.2
X1
Seleccin de fila
XM
W R
Y1 YN
Salida
Figura 4.1 Entrada Seleccin de columna
- 49 -
- 50 -

1 Curso Grupos A y C. c) Indica cules son las principales diferencias que existen, en cuanto a su naturaleza, y en cuanto al
Examen ordinario. Curso 04/05. Mlaga 17-6-2005. semiconductor. (1,5 puntos)

VDD
1.- Para la puerta NOR que modela el circuito de la Figura1(a), y cuya caracterstica de transferencia
(curva vo(va), para vb=0V), se esboza en la Figura 1(b), definir y obtener los siguientes parmetros:
a) Niveles lgicos y Margen de ruido, Vo
b) Ancho de la transicin y Excursin lgica
c) Consumo esttico. VA VE VC
d) Comparar los valores obtenidos en los apartados anteriores con los correspondientes a una puerta
lgica ideal.
Justificar adecuadamente la respuesta.(Nota: Usa modelo tensin umbral para modelar los diodos.) VB VD
(4 puntos)
DATOS VCC Figura 3

vo a) A qu familia lgica pertenece y qu funcin booleana realiza el circuito de la Figura3? Justifica la
VCEsat = 0.2V =100
Rc respuesta describiendo brevemente el razonamiento que ha llevado a ella.
V = 0.7V VOH b) Qu es un tansistor MOS de puerta flotante? Describe brevemente su principio de funcionamiento e
Da RB1 + indica cual es su principal aplicacin en el mbito de las memorias semiconductoras?
VCC = 5 V Q (1,5 puntos)
RB1 =1,8K + Db
va vo
RB2 =1,2K
vb+
RC = 2K RB2 VOL
_ _ _ VIH va Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern
VIL vb= 0 publicados el prximo 8 de Julio en los tablones oficiales del centro.
FORMULARIO:
2.- El circuito de la Figura 2, modela una puerta NAND de la familia NMOS. Calcular el valor de vo y la Vd
+ - +
Vd - V Id Id 0
potencia aportada por la fuente VDD, para VI = VDD.
si
Vd -
Id V Id + V si
Vd 0
Justificar la respuesta verificando que se cumplen las condiciones de la zona de trabajo en la que se supone ideal
que se encuentran los transistores. D

C D
(3 puntos) C G VT > 0
B
VDD E
S
E S D
C
D

G VT < 0
VDD = 5 V IB 0 I D = --- ( V GS V T )
2
Mt si 2 S
VTMt = -1.05 V V GS V T
IB IB si
vo B y V CE V CEsat G
DS V GS V T
VTMA = VTMB = 1.5 V S y V
VA VBEON E
MA Mt = 20A/V2 2
C D VDS
VB MA = 10A/V2 si IB 0 I D = ( V GS VT )VDS ---------
2
VCEsat
VI MB IB
V GS V T
MB = 10A/V2 B y I B I C G si
DS V GS V T
VBEONE S y V
Figura 2
1 2
- 51 -
- 52 -
SOLUCIONES. grfica de la Figura 1(b) se distinguen los tres tramos que se sealan en la reproduccin de esta que
muestra la Figura 1.1:
1.- Para la puerta NOR que modela el circuito de la Figura1(a), y cuya caracterstica de S1) El tramo lineal de valor constante v O = V OH , para el que lo habitual es que el transistor Q est en
transferencia (curva vo(va), para vb=0V), se esboza en la Figura 1(b), definir y obtener los
corte; de modo que el valor de la variable v a en el lmite superior de esta regin determina V IL .
siguientes parmetros:
a) Niveles lgicos y Margen de ruido, S2) El tramo lineal de pendiente negativa, para el que lo habitual es que el transistor Q trabaje en su
b) Ancho de la transicin y Excursin lgica regin activa; en el que se verifica que V IL v a V IH . En el extremo inferior del intervalo v a = V IL
c) Consumo esttico. se tiene el limite con la regin de corte del transistor, en cuyo caso se tendr v O = V OH , mientras que
d) Comparar los valores obtenidos en los apartados anteriores con los correspondientes a una
puerta lgica ideal. en el extremo superior v a = V IH estar el limite con la regin de saturacin, y se tendr v O = V OL .
Justificar adecuadamente la respuesta.(Nota: Usa modelo tensin umbral para modelar los diodos.) S3) El tramo lineal de valor constante v O = V OL , para el que lo habitual es que el transistor Q est en
saturacin; de modo que el valor de la variable v a en el lmite inferior de esta regin determina V IH .
DATOS VCC vo Por tanto, para obtener los niveles lgicos bastar con
VBEact = VBEon= VBEsat= 0.7V S1) analizar, los casos S1 y S3, o bien, y sta es la opcin que
Rc vo VOH aqu se adopta, nicamente el caso S2. (La primera opcin
VCEsat = 0.2V =100
se presenta tambin al final para que el alumno compare y
V = 0.7V Da RB1 +
VOH
S2) comprenda las ventajas e inconvenientes de elegir una u
VCC = 5 V Q otra).
RB1 =1,8K + Db S3) En la Figura 1.2 se reproduce el circuito del enunciado
va vo incorporando las variables de circuito que sern empleadas
VOL
RB2 =1,2K
v+ en su anlisis, as como sus referencias. Adems, y dado
RC = 2K b RB2 VOL VIH va que sabemos que la grfica de la Figura1(b) se ha obtenido
_ _ _ va
VIL fijando vb a cero voltios y haciendo variar va, en la Figura
VIH Figura 1.1
VIL vb= 0 1.2 tambin se han incorporado los elementos de circuito
apropiados para estudiar dicha situacin, esto es, una fuente
Figura 1(a) Figura 1(b) independiente en la entrada va, y la conexin a tierra de la entrada vb.
VCC
Los Niveles Lgicos de una puerta, o familia, lgica se definen como los valores de tensin elctrica que DATOS
representan a cada uno de los dos valores posibles de las variables booleana que se asocian tanto a la IC VBEact = VBEon= VBEsat= 0.7V
Rc
entradas como a la salida del circuito electrnico que la implementa. Como ilustra la Figura 1(b), para este VCEsat = 0.2V =100
circuito, los niveles lgicos, (VIL, VIH, VOL y VOH) coinciden los valores de abscisa y ordenada en los Da
ID a
IB
RB1 + + V = 0.7V
puntos que delimitan las fronteras de las diferentes regiones lineales en las que se descompone su
Q VCE VCC = 5 V
caracterstica de transferencia. + _
vb Db I1
A partir de stos es posible calcular algunos de los parmetros de la puerta lgica que se piden en el VBE _ vo RB1 =1,8K
enunciado del problema, como son: el margen de ruido, el ancho de la transicin y la excursin lgica. va RB2 =1,2K
ID b I2
RB2 RC = 2K
El Margen de ruido de la puerta lgica, NM, se define como el mnimo valor de entre los mrgenes de ruido _
para el cero (NM L ) y para el uno (NM H), NM=min(NM L y NM H); los cuales a su vez se definen como:
Figura 1.2
Margen de ruido para el cero: NM L = VIL - VOL
Del esquema de la Figura 1.2, es claro que el diodo Db siempre estar cortado, (su terminal positivo est
Margen de ruido para el uno: NM H = VOH - VIH
conectado a cero voltios, mientras que su terminal negativo nunca podr estar a una tensin negativa), por
Por su parte, el ancho de la transicin, TW, se define como la diferencia entre los niveles lgicos para el tanto para simplificar el esquema podra eliminarse, lo que se har en las figuras que siguen. Por otra parte,
uno y para el cero a la entrada de la puerta lgica (TW = VIH - VIL); mientras que la excursin lgica se para la situacin S2, Q ha de trabajar en su regin ACTIVA. Por tanto, considerando en conjunto los
estados posibles para el transistor Q y el diodo Da se tendrn las siguientes combinaciones de estados de
obtiene como la diferencia entre los niveles lgicos para el uno y el cero a la salida de la puerta lgica
(LS = VOH - VOL). conduccin:
1) Q ACTIVA - Da OFF
As pues, para responder a los apartados a) y b) de este problema es necesario en primer lugar encontrar los 2) Q ACTIVA - Da ON
valores que delimitan las fronteras de las diferentes regiones lineales de la grfica de la Figura 1(b). La Es claro que el Caso2) es el que debe corresponder a la situacin S2). Esto es as porque el Caso1) es
forma de dicha grfica debe ser familiar para el alumno, como, por otra parte, debe ser conocido el imposible. Vemoslo. Del circuito de la Figura 1.2 se tiene que I B = I Da I 2 , (hemos razonado que
comportamiento del transistor bipolar en conmutacin, esto es, en los circuitos que representan funciones
I Db = 0 ) y por estar Q en ACTIVA se ha de cumplir que I B 0 . Pero esto es imposible si el diodo Da est
booleanas, como es el caso del circuito aqu propuesto. Teniendo en cuenta dicho comportamiento, en la
Ingeniero Tcnico en Informtica de Gestin. Curso 1 Grupos A y C. Universidad de Mlaga. 3 Ingeniero Tcnico en Informtica de Gestin. Curso 1 Grupos A y C. Universidad de Mlaga. 4
- 53 -
V BEon a) Por tanto la situacin S2 determina el intervalo 2,45V va 2,49V , de donde se obtienen los valores
cortado( I Da = 0 ), dado que si Q est en ACTIVA tambin se tiene que I 2 = -------------
- 0 y por tanto se
R B2 para los niveles lgicos a la entrada: V IH = 2,49V y V IL = 2,45V . Adems, como en el circuito se
tendra I B = I 2 < 0 , lo que contradice la condicin de conduccin. Por tanto ha de ser I Da 0 y el diodo tiene que v O = V CE , el valor de (8) en estos extremos proporcionaran los niveles lgicos a la salida, as
conduce. sustituyendo V IH = 2,49V y V IL = 2,45V en la ecuacin (8) se tiene V OH = V CEsat = 0,2V y
A continuacin se analizan en detalle el Caso2) para confirmar las correspondientes suposiciones y
calcular los correspondiente niveles lgicos: V OL = V CC = 5 V .
S2) y Caso 2) Q ACTIVA - Da ON; por tanto se asume que V BE = V BEon ;V Da = V , I Db = 0 e Los resultados se resumen en la caracterstica de transferencia reproducida en la Figura 1.4. Con lo que se
I C = I B . El circuito resultante se muestra en la Figura 1.3. da respuesta a la primera cuestin que plantea el apartado a) del enunciado.
vo
VCC Se tienen que verificar las siguientes condiciones: S1) vo = 5V
M3 Si Q1 est en activa VOH=5V
IC
Rc R R C
se ha de cumplir: a) I B 0 S2) v o
R B1
= ---------C- v a + V CC + ---------- ( V + V BEon ) + --------- VBE on
R B1 R B1 R B2
+ + b) V CE V CEsat
V ID a
Q S3) vo = 0,2V
Da RB1 N1 IB
VCE Si Da est en ON VOL=0,2V
VBEon
_ se ha de cumplir: c) I Da 0 VIH=2,49V va
vo
VIL=2,45V
M1 M2 Figura 1.4
va
RB2 I2
Del algoritmo de anlisis de circuitos se tiene: A partir de stos datos se calculan los mrgenes de ruido:
_ Margen de ruido para el cero: NM L = VIL - VOL = 2,25V
N1: IB = ID a I2 (1) Margen de ruido para el uno: NM H = VOH - VIH= 2,51V
va ( V + V BEon ) Finalmente, el margen de ruido, definido como el mnimo de los valores NML y NMH, a la vista de anteriores
M1: I D a = ------------------------------------------
- (2)
R B1
datos resulta ser NM = 2,25V.
Figura 1.3
M2:
V BE on
I 2 = --------------
- (3) b) A partir de ellos se calcula tambin el ancho de la transferencia:
R B2
M3: VCE = V C C I B R C (4) Ancho de la transferencia: TW = VIH - VIL = 0,04V
Y la excursin lgica:
Sustituyendo (2) en c) se tiene que:
v a ( V + VBEo n )
ID a = ------------------------------------------- 0 v a ( V + VBEon ) (5) Excursin lgica: LS = VOH - VOL = 4,8V
RB 1
c) El consumo esttico del circuito se calcula como la potencia aportada por la fuente VCC cuando las
va ( V + V BEon ) V BEo n (6)
Sustituyendo (2) y (3) en (1) se tiene que: IB = I Da I2 = ------------------------------------------
R B1
- ---------------
R B2
entradas permanecen estables. Se evala a partir de la expresin P CC = V CC I CC donde I CC es la
corriente aportada por la fuente VCC, que en este circuito se identifica siempre con la corriente de
v a ( V + V BE on ) V B Eon
R B1
v a ( V + V BE on ) + --------- VBEo n (7) colector de Q ( I C ), cuyo valor depende del caso considerado.
I B = ------------------------------------------
- --------------- 0 R B2
R B1 RB 2 En el circuito del problema slo habr consumo para aquellas combinaciones de entrada para las que el
transistor de salida conduzca; stas son las combinaciones de las entradas vavb= 01,10 y 11, en las que, o
a), c) se cumplen si se cumple (7), dado que si se cumple (7) tambin se cumple (5)
bien uno, o ambos diodos conducen. Para su clculo podemos emplear el esquema de la Figura 1.5.
Sustituyendo valores numricos en (7) se obtiene la condicin v a 2,45V Da ON , o Db ON, VCC
M3 En este circuito, de la malla M3 se calcula IC.
o ambos ON IC
Rc
Sustituyendo (6) en (4) y operando se tiene que: VCC VCE sat
(10)
M3: IC = --------------------------------
RC
-
v a ( V + V B Eon ) V BEon R R C
VC E = V CC R C ------------------------------------------
R B1
- --------------- = ---------C- v a + V C C + ---------- ( V + VBEo n ) + --------- V B Eon (8) +
R B1 RB 2 R B1 R B1 R B2 V ID a
VCEsat
RB1 N1 IB y sustituyendo valores numricos
Sustituyendo (8) en b) se tiene que :
R R C RB 1 Q IC = 2,4mA
VCE = ---------C- v a + VCC + ---------- ( V + V BE on ) + --------- VBEo n V C Esat VBEon vo
RB 1 R B1 RB 2
M1 M2
R B1 R B1
(9) va
v a ---------- ( V C C V C Esat ) + ( V + V B Eon ) + --------- V BE on
R C R B2 RB2 I2 que es siempre menor que IB
por tanto b) se cumple si se cumple (9) _ para valores de va > VIH
Sustituyendo valores numricos en (9) se obtiene la condicin v a 2,49V

Figura 1.5
- 54 -
Dado que, en cualquiera de esa tres combinaciones de entrada el transistor de salida estar en saturacin, S1) y Caso 3) Q CORTE - Da OFF; por tanto se asume que I Db = I Da = 0 e I B = I C = 0 . La Figura
(situacin S3 de la grfica de la Figura 1.4.);(Por eso en la Figura 1.5 la fuente de tensin V modela la 1.6 muestra el circuito resultante en este caso.
conduccin de uno o ambos diodos segn la combinacin de entrada considreada).
M3 Si Q1 est en corte
As pues, finalmente se tiene que el consumo esttico de la puerta NOR es Figura 1.6 IC Rc
P CC = 5V 2,4mA = 12 mW . se ha de cumplir: d) VBE V BEon
Si Da est en OFF
+ + se ha de cumplir: e) V Da V
VDa
d) En la siguiente tabla se resumen los valores de los parmetros obtenidos en los apartados anteriores y se _ RB1 N1 IB Q
comparan con los correspondientes a una puerta lgica ideal.
+ VCE Del algoritmo de anlisis de circuitos se tiene:
+ _
IDa VBE _ N1: I2 = 0 (11)
vo
Valor Valor M2 M1: VDa = v a VBE (12)
Param. Comparacin va M1
Puerta Pr. Puerta Ideal RB2 I2
M2: V B E = RB 2 I2 (13)
Niveles Lgicos V IH = 2,49V V IH = V CC 2 = 2,5V _
Bastante prximos M3: V CE = v o = V C C (14)
V IL = 2,45V V IL = V CC 2 = 2,5V a los ideales
V OH = 0,2V V OH = 0,0V Sustituyendo (1) en 13) se tiene que : V BE = 0 (15) por lo que d) se cumple
V OL = V CC = 5 V V OL = V CC = 5 V Sustituyendo (15) en (12) y luego en e) se tiene que: V D a = v a V (16)
por tanto d) y e) se cumpliran siempre que se cumpla (16) y en ese caso (14) da el valor de vo
Margen de Ruido NM = 2,25V NM = 2,5V Prximo al ideal
Se tiene pues que en esta situacin v a 0,7V y v o = 5V
Ancho de la transicin TW = 0,04V TW = 0,00V Prximo al ideal
S1) y Caso 4) Q CORTE - Da ON; por tanto se asume que V Da = V , I Db = 0 e I B = I C = 0 . La
Excursin Lgica LS = 4,8V LS = VCC = 5,0V Prxima al ideal
Figura 1.7 muestra el circuito resultante en este caso.
Consumo de potencia = 12 mW PCC = 0W Mayor consumo
P
CC VCC Se tienen que verificar las siguientes condiciones:
Figura 1.7 M3
IC Si Q1 est en corte
Rc se ha de cumplir: f) V BE V BEon
Si Da est en ON
En este punto puede considerarse completada la respuesta a las preguntas del enunciado del problema. Sin + +
se ha de cumplir: g) I Da 0
embargo, a continuacion, y a fin de proporcionar al alumno una visin ms amplia sobre las diferentes V RB1 N1 IB Q
posibilidades que estn presentes en el anlisis del circuito propuesto, vamos a mostrar cmo es posible VCE Del algoritmo de anlisis de circuitos se tiene:
+ _
llegar a la misma solucin considerando la opcin de obtener los valores de los niveles lgicos a partir del IDa VBE _ N1: I2 = IDa (17)
anlisis de las situaciones S1 y S2 contempladas en la discusin inicial sobre el problema (ver Figura 1.1 y vo
M2 va V (18)
la discusin sobre ella). va M1 M1: I D a = ------------------------
-
RB2 I2 R B1 + R B2
M2: V B E = RB 2 I2 (19)
Recordaremos que: _
S1) Es el tramo lineal de valor constante v O = V OH , para el que lo habitual es que el transistor Q est M3: V CE = v o = V C C (20)
en corte; de modo que el valor de la variable v a en el lmite superior de esta regin determina V IL . Sustituyendo (18) en g) se tiene que : I Da
v a V
= ------------------------- 0 g) se cumple si
RB 1 + RB 2 va V
S3) Es el tramo lineal de valor constante v O = V OL , para el que lo habitual es que el transistor Q est
Dado (17), Sustituyendo (18) en (19) y el resultado
en saturacin; de modo que el valor de la variable v a en el lmite inferior de esta regin determina V IH . a su vez en f) se tiene que: v a V R B1
V BE = R B2 ------------------------- V BEon
RB 1 + R B2 f) se cumple si v a 1 + --------
- V V
R B Eon
B2
Consideremos pues en primer lugar S1. Para esta situacin, Q ha de trabajar en su regin de CORTE. Por RB 1
por tanto f) y g) secumplen si V v a 1 + --------
- V + V (21) en cuyo caso vo = VC C
tanto, considerando en conjunto los estados posibles para el transistor Q y el diodo Da se tendrn las RB 2 B Eon
siguientes combinaciones de estados de conduccin (Db est siempre cortado y no se considera): Sustituyendo valores numricos en (20) se tiene
3) Q CORTE - Da OFF que la situacin estudiada se cumple para: 0, 7V va 2,45V en donde v o = 5V
4) Q CORTE - Da ON
A la vista de los resultados obtenidos es claro que es este ltimo caso (Q Corte y Da ON) el que determina
Analizaremos cada uno de estos caso y encontraremos cual de ellos corresponde al lmite superior del el lmite superior del tramo S1 de la curva caracterstica. Por tanto se concluye que V IL = 2,45V .
tramo de curva caracterstica S1. Resultado que coincide con el encontrado como lmite inferior de tramo de curva S2. Obviamente
V OH = 5V , que tambin coincide con lo ya encontrado.
- 55 -
Consideremos ahora el tramo S3 de la curva caracterstica. Para esta situacin, Q ha de trabajar en su A la vista de este resultados es claro que este caso determina el lmite inferior del tramo S3 de la curva
regin de SATURACIN. Por tanto, considerando en conjunto los estados posibles para el transistor Q y caracterstica. Por tanto se concluye que V IH = 2,49V . Resultado que coincide con el encontrado como
el diodo Da se tendrn las siguientes combinaciones de estados de conduccin (Db est siempre cortado y
lmite superior de tramo de curva S2. Obviamente V OH = 0,2V , que tambin coincide con lo ya
no se considera)
5) Q ACTIVA - Da OFF encontrado.
6) Q ACTIVA - Da ON
A partir de estos resultados el resto del problema se continuara de las misma manera que ya se ha
Es claro que el Caso6) es el que debe corresponder a la situacin S3). Esto es as porque el Caso5) es expuesto.
imposible. El razonamiento es anlogo que el empleado cuando se estudi el Caso1). Recordmoslo: Del
circuito de la Figura 1.2 se tiene que I B = I Da I 2 , (hemos razonado que I Db = 0 ) y por estar Q en
SATURACIN se ha de cumplir que I B 0 . Pero esto es imposible si el diodo Da est cortado( I Da = 0 ),
V BEon
dado que si Q est en SATURACIN tambin se tiene que I 2 = -------------
- 0 y por tanto se tendra
R B2
I B = I 2 < 0 , lo que contradice la condicin de conduccin. Por tanto ha de ser I Da 0 y el diodo
conduce.
A continuacin se analizan en detalle el Caso6) para confirmar las correspondientes suposiciones y
calcular los correspondiente niveles lgicos:
S3) y Caso 6) Q SATURACIN - Da ON; por tanto se asume que V BE = V BEon ;V Da = V , I Db = 0 e
V CE = V CEsat . El circuito resultante se muestra en la Figura 1.8.
Figura 1.8 M3 Si Q1 est en saturacin
IC
Rc se ha de cumplir: h) I B 0
i) I B I C
+ Si Da est en ON
V ID a
RB1 N1 IB VCEsat se ha de cumplir: j) I Da 0
Del algoritmo de anlisis de circuitos se tiene:
Q
VBEon vo N1: I B = I Da I2 (21)
M1 M2 va ( V + V BE on )
va I2 M1: I Da = ------------------------------------------ - (22)
RB2 R B1
_ M2:
V BEo n
I 2 = --------------- (23)
R B2
V CC V CE sat (24)
M3: I C = --------------------------------
RC
-
v a ( V + V BEo n ) (25)
Sustituyendo (22) en j) se tiene que : ID a = ------------------------------------------- 0 va ( V + V BEon )
R B1
v a ( V + V BE on ) V B Eon
Sustituyendo (22) y (23) en (21) se tiene que: IB = ID a I 2 = ------------------------------------------
- --------------- (26)
R B1 RB 2
Sustituyendo (26) en h) se tiene que :

v a ( V + V BEo n ) V BE on R B1
(27)
I B = ------------------------------------------
- --------------- 0 v a ( V + V BEo n ) + --------- VB Eon
R B1 RB 2 R B2
v a ( V + VB Eon ) V BEo n V CC V CEs at

Sustituyendo (24) y (26) en (i) se tiene que: IB = ------------------------------------------
- --------------- ---------------------------------
RC
RB 1 R B2
R B1 R1
y operando para despejar va resulta: v a ( V + V BEo n ) + --------- VB Eon + ---------- ( VC C VC Esa t )
R B2 RC
(28)
Es claro que las condiciones h), i) y j) se cumplen simultneamente si se cumple (28),

dado que si se cumple (28) tambin se cumple (27) y (25).
Sustituyendo valores numricos en (28) se obtiene la condicin v a 2,49V y adems
v o = V CE sat = 0,2V
- 56 -
2.- El circuito de la Figura 2, modela una puerta NAND de la familia NMOS. Calcular el valor de vo
y la potencia aportada por la fuente VDD, para VI = VDD. VDD
M1
Justificar la respuesta verificando que se cumplen las condiciones de la zona de trabajo en la que se
supone que se encuentran los transistores. M3
IGt= 0 +
Mt VDSt
+ - VDD = 5 V
VDD
VGSt - IDt
VTMt = -1.05 V
N1 vo VTMA = VTMB = 1.5 V
VDD = 5 V IGA= 0 IDA
Mt
VTMt = -1.05 V MA + Mt = 20A/V2
vo VTMA = VTMB = 1.5 V + - VDSA MA = 10A/V2
VA VGSA - IDB
MA Mt = 20A/V2 M2 N2 MA = 10A/V2
IGB= 0
MA = 10A/V2 MB+
VB
VI
VI MB
MB = 10A/V2
+ VDSB
VGSB - -
Figura 2 Figura 2.1
Razonamos de la siguiente manera:
Es claro observar que el circuito de la Figura 2 corresponde a una puerta NAND de la familia NMOS en el
que una de sus entradas, en concreto la entrada VB est conectada a VDD, por tanto puesta a uno lgico, En el circuito es claro que V GSB = V DD , (malla M1) por lo que se cumple que V GSB = 5V > V TMB y por
mientras que la otra entrada VA, se conecta a una fuente de tensin VI, cuyo valor es tambin VDD segn el tanto que MB conduce. Por otra parte V GSA = V I V DSB = V DD V DSB (malla M2), por lo que para que
propio enunciado del problema. Por tanto, lo que, en otras palabras, pide el enunciado del problema es
estudiar y calcular el valor a la salida y el consumo de una puerta NAND NMOS para la combinacin 11 a el transistor MA conduzca se ha de cumplir que V GSA = V DD V DSB V TMA , y por tanto que
su entrada. V DSB V DD V TMA , que sustituyendo valores lleva a las condicin V DSB 3,5V (1). Dado el
funcionamiento esperado del circuito como puerta NAND, es de esperar que esta condicin se cumpla y
El funcionamiento de una puerta NAND NMOS debe ser conocido por el alumno, al menos de forma por tanto que ambos transistores (MA y MB) conduzcan y que lo hagan en su regin hmica.
cualitativa, esto es, al menos en trminos de los estados de los transistores para cada una de las cuatro
posibles combinaciones de valores de sus entradas, y que de forma breve puede resumirse as: Si esto es as tambin se habr de cumplir las condiciones: V DSA V GSA V TMA y V DSB V GSB V TMB ,
que sustituyendo valores lleva a las condiciones: V DSA 3,5V V DSB (2) y V DSB 3,5V (3).
En los circuitos de esta familia, el transistor Mt siempre conduce, dado que se trata de un (Ntese que la condicin (1) impuesta por el hecho de que MA conduzca es idntica a (3) que es impuesta
transistor MOS de empobrecimiento, (tensin umbral negativa) con su puerta y su fuente por el hecho de que MB conduzca en hmica). Se tiene pues que (2) y (3) son las condiciones que habr
cortocircuitadas ( v GD t = 0 ).
que verificar para que la hiptesis que hemos realizado sobre el estado de conduccin de MA y MB sea
acertada.
Si las dos entradas del circuito, VA y VB en la Figura 2 estn a nivel alto, (uno lgico a la
Como tambin se ha mencionado, el transistor Mt, en esta configuracin, siempre conduce
entrada), ambos transistores (MA y MB), conectados en serie, conducirn en hmica, mientras que
( V GSt = 0 V TMt ), y lo har en su regin de saturacin. Por tanto se cumplir V DSt V GSt V Tt , que
Mt lo har en saturacin. En una puerta NAND bien diseada, v O = v D SA + v DSB tomar un valor
pequeo que se hace corresponder a un cero lgico a la salida. sustituyendo valores lleva a la condicin: V DSt 1,05V (4).
Si alguna de las entradas, o ambas, est a nivel bajo, (cero lgico a la entrada), uno de los Por su parte, la conexin en serie de los tres transistores fuerza, en virtud a la Ley de Kirchhof de
transistores, MA o MB, o ambos, estar en corte, por lo que al estar conectados en serie no Intensidades, a que la corriente que circula por ellos sea la misma, esto es, se ha de verificar la relacin
conduciran corriente hacia el transistor de carga Mt, esto es, Mt ha de conducir con corriente nula, I Dtsat = I DAohm = I DBohm (nudos N1 y N2), expresin sta en la que con el subndice se quiere destacar
esta circunstancia slo es posible si Mt conduce en hmica; lo que slo es posible si adems su el estado de conduccin de cada transistor.
tensin drenador fuente es nula. En estas circunstancias v O = VD D que es considerado un uno lgico a
la salida. Esta relacin proporciona dos ecuaciones con dos incgnitas, V DSA y V DSB :
2
Mt 2 V DSA
Por tanto, para responder al enunciado analizaremos de forma cuantitativa el caso en que ambas entradas I Dt ( sat ) = I DAohm -------- ( V GSt V TMt ) = MA ( V GSA V TMA )V DSA -----------
-
de la puerta NAND estn a uno lgico, y teniendo en cuenta lo antes mencionado. 2 2
2
Mt 2 V DSB
En primer lugar, y antes de continuar, resulta conveniente asignar nombre y polaridad a todas las variables I Dt ( sat ) = I DBohm -------- ( V GSt V TMt ) = MB ( V GSB V TMB )V DSB -----------
-
del circuito sobre las que se va a razonar; lo haremos segn ilustra la Figura 2.1, en dicha figura se sealan 2 2
tambin la mallas y nudos empleados en dicho razonamiento.
- 57 -
Sustituyendo las tensiones puerta-fuente de los transistores resulta: 3.- Responde brevemente a las siguientes cuestiones:
2 a) Qu es un semiconductor intrnseco? Cita al menos dos ejemplos.
Mt 2 V DSA
I Dt ( sat ) = I DAohm -------- ( V TMt ) = MA ( V DD VDSB V TMA )V DSA -----------
- b) Qu es un semiconductor extrnseco? Cita al menos dos ejemplos.
2 2 c) Indica cules son las principales diferencias que existen, en cuanto a su naturaleza, y en cuanto
Mt V DSB
2 al mecanismo que la origina, entre la corriente elctrica que circula a travs de un cristal
2
I Dt ( sat ) = I DBohm -------- ( VTMt ) = MB ( V DD V TMB )V DSB -----------
- conductor y uno semiconductor.
2 2
Sustituyendo valores, y teniendo en cuenta que Mt = 2 MA = 2 MB , resulta: electrones libres, n, es igual a la concentracin de huecos, p. Dicha concentracin recibe el nombre de
concentracin intrnseca ni.
2
2
I Dt ( sat ) = I DAohm ( 1,05 ) =
V DSA
( 3,5 V DSB )V DSA -----------
- (5) Si se trata de un cristal semicoductor puro, esto es, formado por elementos de una nica especie qumica,
2 ambos tipos de portadores provienen de los procesos de generacin-recombinacin de pares electrn-
2 hueco. A una temperatura dada ambos procesos se equilibran de modo que las concentraciones de ambos
2 V DSB tipos de portadores se igualan.
I Dt ( sat ) = I DBohm ( 1,05 ) = 3,5V DSB ------------ (6)
2 Si se trata de un cristal semiconductor con impurezas, esto es, contaminado con tomos de otras especies
qumicas, a los portadores cuyo origen son los fenmenos de generacin-recombinacin, se aaden
Solucionamos en primer lugar (6) puesto que slo contiene a la variable V DSB . Despus de operar y aquellos que provienen de las impurezas del cristal, huecos en el caso de las impurezas aceptoras, y
reordenar dicha ecuacin resulta: electrones en el de las impurezas donadoras. Si la concentracin de ambos tipo de impurezas es la misma,
se tiene tambin que las concentraciones de ambos tipos de portadores sern aproximadamente las mismas,
2
que tiene dos soluciones V DSB = 6,67V por lo que a este cristal semiconductor tambin se le considera como intrnseco.
V DSB + 7 V DSB + 2,205 = 0
V DSB = 0,33V Los ejemplos ms conocidos son los de los cristales puros de silicio, germanio y arseniuro de galio.
dado que se ha de verificar (3) V DSB 3,5V la solucin buscada debe ser V DSB = 0,33V b) Recibe el nombre de semiconductor extrnseco aquel en el que la concentracin de electrones libres,
n, difiere apreciablemente de la concentracin de huecos, p.
Sustituyendo este valor en (5) y despise de operar y de reordenar dicha ecuacin resulta: Si existe una mayora de electrones libres, se dice que dicho semiconductor extrnseco es de tipo N; si por
2 V DSA = 5,97V el contrario existe una mayora de huecos se dice que dicho semiconductor es de tipo P.
V DSA + 6,34 V DSA + 2,205 = 0 que tiene dos soluciones En los semiconductores extrnsecos el exceso de portadores se consigue aumentando artificialmente el
V DSA = 0,37V nmero de tomos de impurezas que favorezcan la formacin del tipo concreto de semiconductor deseado;
donadoras en el caso de los electrones y por tanto de los semiconductores de tipo N; y aceptoras en el caso
dado que se ha de verificar (2) V DSA 3,5V V DSB la solucin buscada debe ser V DSB = 0,37V de los huecos y por tanto de los semiconductores de tipo P.
Finalmente y dado que V DSt = V DD ( V DSA + V DSB ) (malla M3) se tiene que V DSt = 4,3V , con lo que Los ejemplos ms conocidos son los del cristal silicio dopado con tomos donadores como el fsforo,
para generar un semiconductor extrnseco de tipo N; y el del cristal silicio dopado con tomos aceptores
tambin se verifica la condicin (4) ( V DSt 1,05V ). como el boro, para generar un semiconductor extrnseco de tipo P.
En resumen, hemos probado que Mt conduce en saturacin, y que MA y MB lo hacen en hmica. As pues,
ahora podemos calcular VO, puesto que en el circuito se cumple V O = V DSA + V DSB , con lo que se tiene c) Las corrientes elctricas que aparecen en un conductor son bsicamente corrientes de arrastre de
electrones. Esto es, son producidas por la accin de un campo elctrico sobre el nico tipo de portadores
que V O = 0,7V . de carga libres en un conductor, que son los electrones.
Por lo que respecta al consumo la corriente suminitrada por la fuente es I Dtsat = I DAohm = I DBohm , por En un semiconductor pueden aparecer diversos tipos de corrientes elctricas. Segn el mecanismo que
lo que cualquiera de las expresiones para ellas, antes manejadas, permitir calcularla. La expresin ms las origina se distingue entre corrientes de arraste y corrientes de difusin.
Mt El origen de las primeras es el movimiento de portadores debido a la accin de un campo elctrico, como
2
cmoda es I Dtsat = -------- ( V TMt ) , de la que sustituyendo valores se tiene que I Dtsat = 11,025A . en el caso de los cristales conductores. Las corrientes de difusin son debidas al movimiento neto de
2 portadores de carga consecuencia del movimiento aleatorio y la diferencia de concentracin de stas en el
cristal, esto es, debidas al fenmeno de difusin de partculas, en este caso cargadas.
Adems, como en los semiconductores es posible la presencia de dos tipos diferentes de portadores, cabe
Finalmente, para el clculo de la potencia consumida se tiene
distinguir a su vez entre dos tipos de corrientes tanto de arrastre como de difusin; a saber corriente de
PV = V DD I Dt ( sat ) PV = 55,125W arrastre de huecos y corriente de arrastre de electrones, corriente de difusin de huecos y corriente
DD
DD de difusin de electrones.
- 58 -
4.- Responde brevemente a las siguientes cuestiones: F1(A,B,C,D,E)) se tiene que F(A,B,C,D,E) = f ( A, B, C, D, E ) .
VDD As, para encontrar la funcin que realiza este circuito, basta obtener la funcin que realiza la Red N.
Segn lo estudiado, en esta red la operacin OR se hace corresponder a una asociacin en paralelo de
elementos, mientras que la operacin AND se hace corresponder a una asociacin en serie. Por tanto
obsevando la Red N de la Figura 3.1, vemos que los transistores MA y ME estn conectados en paralelo,
Vo luego ambos realizan la operacin A + E , a su vez estos esta conectados en serie con el transistor MB, de
VA VE VC forma que en conjunto realizan la funcin ( A + E ) B . Por su parte, los transistores MC y MD estn
tambin conectados en serie, y por tanto realizan la operacin C D . A su vez estas dos asociaciones de
transistores lo esta en paralelo, lo que supone la funcin OR. De todo ello se deduce que la funcin
VB VD
booleana que realiza el circuito es: F(A,B,C,D) = f ( A, B, C, D ) = ( A + E ) B + CD .
Figura 3
b) Un transistor MOS de puerta flotante es un transistor MOS modificado de manera que se aade
a) A qu familia lgica pertenece y qu funcin booleana realiza el circuito de la Figura3? una segunda puerta, es decir un trozo de conductor dentro del aislante que separa la primera puerta
Justifica la respuesta describiendo el razonamiento que ha llevado a ella. del resto del transistor. De ah el nombre de puerta flotante. La Figura 4 ilustra la situacin.
b) Qu es un tansistor MOS de puerta flotante? Describe brevemente su principio de El objeto es poder alterar por medios elctricos el valor de la tensin umbral del transistor, a fin de
funcionamiento e indica cual es su principal aplicacin en el mbito de las memorias disponer de un dispositivo MOS cuya presencia en un circuito pueda ser anulada y/o recuperada. Su
semiconductoras? principal aplicacin en el mbito de las memoria semiconductoras est relacionada con la idea incorporar
programabilidad a las memorias ROM diseadas con tecnologa CMOS. Su papel es fundamental en
a) El circuito pertenece a la fmilia lgica NMOS, razonemos la respuesta: los dispositivos denominados EPROM y EEPROM, esto es, memorias ROM borrables y
Llamemos F(A,B,C,D,E) a la funcin booleana que realiza el circuito de la Figura 3. Observando este reprogramables.
circuito con ms detalle se aprecia que en l cabe distinguir claramente dos subcircuitos que realizan
funciones booleana ms bsicas, F1(A,B,C,D,E) y F2(I) conectadas en cascada, esto es, la salida de una El principio de funcionamiento del transistor MOS de puerta flotante, ilustrado tambin en la Figura 4 es
es la entrada de la siguiente y por tanto F(A,B,C,D) = F2(F1(A,B,C,D)). En la figura Figura 3.1 se el siguiente:
muestran separadas ambas, para una mayor claridad. En ella se ha dado nombre a cada uno de los -) Para eliminar el transistor, (dispositivo programado) se introducen cargas dentro de la puerta
transistores para poder referirse a ellos en lo que sigue. flotante, de forma que se crea un campo elctrico que dificulta que los electrones se acumulen para
VDD formar el canal. El resultado es que la tensin umbral de este transistor con la puerta cargada es muy
VDD
VLActiva
Mt1 Mt2 Dispositivo de puerta flotante

VI = F1(A,B,C,D,E)
Vo = F(A,B,C,D,E)
VA = F(I)
MA ME VC MC
VE VI
MO puerta
VB V MD
MB D drenador puerta flotante
G ID
Red N Figura 3.1 D S
fuente
Cada uno de estos dos subcircuitos presenta la estructura tpica de los circuitos que realizan funciones
booleanas en la familia NMOS. Con un transistor de carga de canal N de empobrecimiento con su terminal n+ n+
de drenador conectado a la fuente de alimentacin VDD, y con sus terminales de fuente y puerta p
aislante
cortocircuitados (lo que fuerza a que siempre conduzca), y conectados a una red de transistores N de VT VGS
enriquecimiento que realizan la funcin booleana complementaria. Por tanto podemos afirmar que el Dispositivo sin programar
circuito de la Figura 3 pertenece a la familia NMOS.
G ID
La segunda etapa, formada por los transistores Mt2 y MO, proporciona la salida, y es un inversor D S
La primera etapa es una funcin booleana NMOS, que segn se ha estudiado tiene la forma n+ n+
p
f ( A, B, C, D, E ) donde f ( A, B, C, D, E ) es la funcin que realiza la red de transistores NMOS de
enriquecimiento, (Red N en la Figura 3.1). V*T VGS
Por tanto F1(A,B,C,D,E) = f ( A, B, C, D, E ) y como F(A,B,C,D,E) = F2(F1(A,B,C,D,E)) = INV( Figura 4 Dispositivo programado VLActiva
- 59 -
que la tensin umbral volver a valores normales que permitirn su paso a conduccin cuando sea
desprogramacin antes mencionadas.
- 60 -
DISPOSITIVOS ELECTRNICOS. 3.- Calcular el valor de tensin a la salida Vo, y el consumo de potencia, para cada una de las puertas
INGENIERO TCNICO EN INFORMTICA DE GESTIN. lgicas de la Figura 3, cuando sus entradas Va y Vb toman los valores que en ella se muestran. Justificar
la respuesta en cada caso, verificando que se cumplen las condiciones para la zona de trabajo que se
1 Curso Grupos A y C. supone para los transistores. (3 puntos)
Examen ordinario. Curso 04/05. Mlaga 21-9-2005. VDD=10V VDD=5Volts
Mt
Mt
1.- Del inversor RTL que modela el circuito de la Figura1(a), y cuya caracterstica de transferencia (curva Vo
vo(va)), se esboza en la Figura 1(b), se sabe que sus mrgenes de ruido para el cero (NML) y para el uno + Va=5V Vb =5V
(NMH) cumplen la siguiente relacin (NMH = 4NML); adems se conocen los valores de los siguientes M A MB
+ + Vo MA MB
parmetros: Va=0 Vb =0
- Ancho de la transicin TW= 0.29V
- Excursin lgica LS = 2.9V
Determinar: VTMa = VTM2 = VTMt = 2V VTMA = VTMB = 2V VTMt = -2V
a) Sus niveles lgicos (VIH, VIL, VOH y VOL) y su margen de ruido NM.
Ma=Mb=Mt = 0.05mA/V2 Ma=Mb=Mt = 0.05mA/V2
b) Los valores de los parmetros VBEon, VCEsat y del modelo del transistor bipolar Q (modelo que
(a) (b)
recoge el formulario). Figura 3
c) El valor de RC para el cual el consumo potencia esttica del inversor es 3mW.
4.-Responde brevemente a las siguientes cuestiones:
a) Qu es y para qu sirve la caracterstica de transferencia de una puerta lgica?
(3 puntos)
b) Cules son las variables de tensin y de corriente que se emplean para caracterizar a un transistor
bipolar npn como elemento de circuito en configuracin de emisor comn. Caracteriza en funcin de
VCC
vo ellas sus diferentes zonas de operacin y su comportamiento en cada una de ellas. (1 punto)
DATOS Rc
VBEact = VBEon= VBEsat
VOH 5.- Explicar brevemente y forma cualitativa el funcionamiento del inversor bsico de la familia lgica
NMOS, indicando las principales caractersticas en cuanto a funcionamiento y zona de trabajo de los
VCC = 3 V RBB + transistores que lo forman, as como en cuanto a su consumo, para cada una de las combinaciones de
RBB / RC = 5 Q entrada vin = 0 y vin =VDD.
+
va vo (1punto)
_ _ VOL Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern
VIH va publicados el prximo 27 de Septiembre en los tablones oficiales del centro.
Figura 1(a) Figura 1(b) VIL FORMULARIO:
Vd
+ - +
Vd - V Id Id 0
2.- En el circuito de la Figura 2: Vd -
si
a) Demostrar que ambos diodos no pueden conducir simultneamente.

Id V Id
ideal
+ V si
Vd 0
b) Determinar la tensin de salida vo, y el consumo de potencia. D
Considerar el modelo ideal para los diodos. Justificar adecuadamente la respuesta (2 puntos) C C D
G VT > 0
B
S
E S D
E
D2
R1 R3
C
D
2
G VT < 0
+
D1 y D2 ideales si IB 0 I D = --- ( V GS V T )
2 S
R1 = 3K V GS V T
D1 IB IB si
V CEsat G
V I R2 = R3 = 1K B y V CE
DS V GS V T
R4 vo VBEON E
S y V
R2 R4 = 2K
I = 1mA C D VDS
2
si IB 0 I D = ( V GS VT )VDS ---------
2
V = 6 volt. VCEsat
IB
Figura 2 B y I B I C G si V GS V T
DS V GS V T
VBEONE S y V
1 2
- 61 -
- 62 -
Solucin del Examen de Septiembre de Dispositivos Electrnicos. Curso Acadmico 04-05. Solucin del Examen de Septiembre de Dispositivos Electrnicos. Curso Acadmico 04-05.
SOLUCIONES. Por su parte, del estudio del inversor RTL (ver Transp. 17 del Tema 5) sabemos que se tendr un nivel
lgico alto a la salida, VOH, cuando en transistor Q est en corte; en cuyo caso VOH = VCC (5); adems el
1.- Del inversor RTL que modela el circuito de la Figura1(a), y cuya caracterstica de transferencia mximo valor a la entrada para esta situacin determina el valor de VIL, en cuyo caso VIL = VBEon (6).
(curva vo(va)), se esboza en la Figura 1(b), se sabe que sus mrgenes de ruido para el cero (NML) y Por otra parte, tambin sabemos que se tendr un nivel lgico bajo a la salida, VOL, cuando en transistor Q
para el uno (NMH) cumplen la siguiente relacin (NMH = 4NML); adems se conocen los valores est en saturacin; en cuyo caso VOL = VCEsat (7); adems el mnimo valor a la entrada para esta situacin
de los siguientes parmetros: R
- Ancho de la transicin TW= 0.29V BB
determina el valor de VIH; en cuyo caso VIH = VA (8), con V A = -----------
-(V V
CESAT ) + V BEON . (Cmo
R C
- Excursin lgica LS = 2.9V
CC
Determinar: se llega a esta expresin se recuerda en el apndice al final de esta respuesta)

a) Sus niveles lgicos (VIH, VIL, VOH y VOL) y su margen de ruido NM. As pues, a partir de las definiciones (1 - 4), y conocido el valor de estos parmetros; y del funcionamiento
b) Los valores de los parmetros VBEon, VCEsat y del modelo del transistor bipolar Q (modelo bsico del inversor de la familia RTL, resumido en las ecuaciones (5 - 8) resulta fcil escribir un sistema de
que recoge el formulario). ecuaciones adecuado para responder a los apartados a) y b) de este problema.
c) El valor de RC para el cual el consumo potencia esttica del inversor es 3mW.
a) Dado que, segn el enunciado del problema, NMH = 4NML, sustituyendo en esta condicin las
definiciones (1) y (2), y agrupando convenientemente se obtiene la ecuacin:
VCC VIH + 4VIL- VOH - 4VO= 0 (9)
vo
Esta ecuacin junto a las expresiones (3), (4) y (5) permiten escribir un sistema de cuatro ecuaciones con
}
DATOS Rc VOH cuatro incgnitas, de cuya solucin se tiene directamente los valores de los niveles lgicos buscados:
RBB (9) VIH + 4VIL- VOH - 4VO = 0
VCC = 3 V +
RBB / RC = 5 Q (3) VIH - VIL = TW
+
va vo (4) VOH - VOL = LS
_ _ VOL
(5) VOH = VCC
VIH va
Figura 1(a) Figura 1(b) VIL - De la ecuacin (5) y del valor para VCC que proporciona la Figura 1(a) se tiene que VOH = 3V.
Los parmetros de inversor que proporciona el enunciado del problema (margen de ruido, el ancho de la - De la ecuacin (4), dado que VOH y LS son conocidos se obtiene VOL: VOL = VOH - LS = 0.1V
transicin y la excursin lgica) se calculan todos a partir de sus niveles lgicos; as pues, conocido el
valor de los primeros debe ser posible determinar el de los segundos, siempre que seamos capaces de - Sustituyendo en (9) el valor de VOL se llega a:
encontrar el nmero suficiente de ecuaciones e incgnitas. Para este fin, adems de las definiciones de VIH + 4VIL= 5VOH - 4LS (10),
estos parmetros contamos tambin con la informacin adicional que proporciona el circuito que modela que junto con (3) forman ahora un sistema de dos ecuaciones con dos incgnitas cuya solucin es:
}
dicho inversor (Figura 1(a)), su caracterstica de transferencia (Figura 1(b)) y el conocimiento que de
ambos tenemos por la teora. (10) VIH + 4VIL= 5VOH - 4LS
Recordemos en primer lugar las definiciones que proporcionan las primeras expresiones: (3) VIH - VIL = TW
Los niveles lgicos (VIL, VIH, VOL y V OH) se definen como los valores de tensin elctrica que representan
a cada uno de los dos valores posibles de las variables booleana que se asocian tanto a la entradas como a la - Multiplicando (3) por (4), sumando ambas ecuaciones
salida del circuito electrnico que la implementa. La Figura 1(b) los representa sobre la caracterstica de VIH = VOH - 4 (LS- TW)
y despejando VIH se obtiene
transferencia del inversor y recuerda que coinciden con los valores de abscisa y ordenada en los puntos que 5
delimitan las fronteras de las diferentes regiones lineales en las que sta se descompone.
- Restando (10) - (3) y despejando se obtiene VIL = VOH - 4LS+TW
5
El margen de ruido de la puerta lgica, NM, se define como el mnimo valor de entre los mrgenes de
ruido para el cero (NM L ) y para el uno (NM H), NM=min(NM L y NM H); los cuales a su vez se definen como: Sustituyendo valores se obtiene finalmente VIH = 0,912V y VIL = 0,622V. Finalmente el margen de ruido
Margen de ruido para el cero: NM L = VIL - VOL (1) NM se obtiene sustituyendo valores en (1) dado que segun el enunciado NML<NMH. As NM = 0,522V.
Margen de ruido para el uno: NM H = VOH - VIH (2) En la siguiente tabla se resumen los valores de los parmetros obtenidos.
El ancho de la transicin, TW, se define como la diferencia entre los niveles lgicos para el uno y para el Param. Valor en la puerta
cero a la entrada de la puerta lgica:
Ancho de la transicin, TW = VIH - VIL (3) Niveles Lgicos V IH = 0, 912V V IL = 0, 622V
V OH = 3V V OL = 0,1V
La excursin lgica, LS, se obtiene como la diferencia entre los niveles lgicos para el uno y el cero a la
salida de la puerta lgica: Margen de Ruido NM = 0,522V
Excursin lgica: LS = VOH - VOL (4)
- 63 -
b) 2.- En el circuito de la Figura 2:

- De la expresin (6) y de los resultados del apartado anterior se tiene que VBEon= VIL = 0,622V. a) Demostrar que ambos diodos no pueden conducir simultneamente.
b) Determinar la tensin de salida vo, y el consumo de potencia.
- De la expresin (7) y de los resultados del apartado anterior se tiene que VCEsat = VOL = 0,1V. Considerar el modelo ideal para los diodos. Justificar adecuadamente la respuesta.
D2
- De la expresin (8), de los anteriores resultados y del valor del cociente RBB/RC que proporciona la R1 R3
D1 y D2 ideales
R BB ( V CC V CESAT ) +
Figura 1(a) puede obtenerse el valor de . Despejando en (8) Se tiene que = ------------ ----------------------------------------------------- , de R1 = 3K
R C V IH V BEON D1
V I R4 vo R2 = R3 = 1K
donde sustituyendo valores se obtiene = 50. R4 = 2K
R2
R (V V
BB- -----------------------------------------------
CC CESAT - BB OH ) R (V V
OL ) BB LSR
Ntese que por otra parte que = ----------- = ------------ ------------------------------------ = ------------ --------- . I = 1mA
RC V IH V BEON RC V IH V IL R C TW V = 6 volt.
Figura 2
c) Si se desea que el consumo esttico del inversor sea 3mW, dado que la tensin que proporciona la fuente a) Para demostrar que ambos diodos no pueden conducir simultneamente, procederemos por reduccin al
de alimentacin VCC es de 3V, la corriente que suministre, llammosla I CC (ver Figura 1.1), ha de ser de absurdo. Supondremos que ambos diodos conducen y los sustituiremos por su modelo en conduccin en el
circuito de la Figura 2; lo analizaremos y veremos que alguna de las condiciones que exige el modelo de
1mA. Es sabido que el inversor RTL solo consume potencia en condiciones estticas para el caso en que
conduccin del diodo resulta fallida, en cuyo caso quedar demostrado el enunciado propuesto.
proporciona un cero lgico a la salida, esto es, para la situacin en la que el transistor Q en el circuito de la
El esquema del circuito para el caso de que ambos transistores conduzca se muestra en la Figura 2.1. En l
Figura 1(a) trabaja en saturacin. Esta situacin es la que se ilustra en la Figura 1. En este caso es claro
se han aadido tambin los nombres y polaridad de las variables que se van a utilizar en el anlisis (Se
que la corriente I CC que proporciona la fuente VCC, que coincide con la corriente de colector de Q se
considera para los diodos su modelo ideal, segn indica el enunciado del problema: V D1 = 0 y V D2 = 0 ).
V CC V CEsat
obtiene como I CC = -------------------------------
- . Por tanto, dado que todos los valores de esta expresin son conocidos R1 N D2 R3
RC IR1
D1 y D2 ideales
salvo el de la resistencia de colector RC, despejando esta variable y sustituyendo valores se _ ID2 + R1 = 3K
D1 ID1 I VI R2 = R3 = 1K
V CC V CEsat V R4 vo
obtiene. R C = -------------------------------
- = 2,9k . + M3 R4 = 2K
I CC M1 R2 M2
I = 1mA
VCC V = 6 volt.
DATOS M3 Figura 2.1
ICC Rc
VBEact = VBEon= VBEsat Si ambos diodos conducen se tienen que verificar las siguientes condiciones: a) I 0 b) I 0
D1 D2
VCC = 3 V
Analizamos el circuito para encontrar el valor de estas variables:
RBB / RC = 5 + El circuito posee 2 nudos y 4 ramas. Por tanto ser necesario escribir un sistema de cuatro
VCEsat
RBB N1 IB ecuaciones con cuatro incgnitas para resolver el circuito.
Q Para ello seguimos el algoritmo de anlisis estudiado en clase.
VBEon vo Elegimos como incgnitas las corrientes en las ramas IR1, ID1 e ID2 y la tensin en la fuente de
v a V IH M1
intensidad VI. (Ntese que ID1 e ID2 son las corrientes que queremos calcular.)
Escribimos el sistema de ecuaciones: una ecuacin de nudo y tres de malla:
Figura 1.1
_ N1:
M1:
IR1 + I D1 ID 2 = I
R1 IR1 R 2 I D1 = V
(1)
(2) } M2: R2 I D1 V I = 0
M3: ( R 3 + R4 )ID 2 + V I = 0
(3)
(4) }
Apndice Para nuestro propsito, en este sistema basta con calcular el valor de las variables ID1 e ID2 de modo que:
Recordemos, como ilustra la Figura 1(b) que VIH es el mnimo valor de va para el que el transistor Q est
Despejando IR1 de (1) y sustituyendo (2) se tiene que: R 1 ID 2 ( R1 + R 2 ) I D1 = V + R 1 I (5)
en saturacin. Este valor se puede calcular empleando el circuito de la Figura 1.1.
Dado que en saturacin se ha de cumplir que I C I B , y que por su parte de la malla M3 se tiene Despejando VI de (3) y sustituyendo (4) se tiene que: ( R 3 + R 4 )ID 2 + R2 I D1 = 0 (6)
V CC VCEsat v a V CEsat Despejando ID2 de (6) y sustituyendo (5) y despejando ID1 se tiene:
- y de la M1 que I B = --------------------------
I C = ------------------------------- - ; sustituyendo ambas expresiones en la condicin de R2 V + R1 I R 1 R 2 + ( R1 + R 2 ) ( R 3 + R 4 )
RC R BB I D2 = ------------------ID 1 I D1 = -----------------
- (7) con R a = ------------------------------------------------------------------
R3 + R4 Ra R3 + R4
R BB
saturacin y despejando va se llega a Dado que segn los valores que proporciona el enunciado se verifica que Ra > 0 y V + R 1 I > 0
v a ----------- CESAT ) + V BEON , cuyo mnimo valor lleva a la
-(V V
R C C C
De la expresin (7) se obtiene que I D1 < 0 , lo que contradice la condicin a) y demuestra que ambos
expresin (8).
diodos no pueden conducir simultneamente.
- 64 -
b) Hemos demostrado que la hiptesis es correcta: D1 est en OFF y D2 en ON. Ahora ya podemos responder
Del apartado anterior sabemos que ambos diodos no conducen simultneamente. Por otra parte en el a las preguntas del enunciado b) del problema realizando los clculos oportunos sobre el circuito de la
anlisis que all se ha hecho se ha visto que la condicin que falla es la correspondiente al estado de Figura 2.2.
conduccin del diodo D1. As pues, dado el valor y la distribucin de las fuentes en el esquema de este R4 ( V + R1 I )
circuito y el resultado anterior parece claro que el estado ms probable para los diodos es D2 es ON y el - , y sustituyendo valores v o = 3V .
De dicho esquema es claro que v o = R 4 I D2 = ------------------------------
R1 + R3 + R4
D1 OFF. Consideraremos pues esta situacin, teniendo en cuenta siempre que se trata de una hiptesis de
trabajo que hay que justificar verificando que se cumplen las condiciones que exige el modelo de diodo.
Por lo que respecta al consumo de potencia P, es sabido que la potencia consumida en el circuito por los
Una vez verificada la validez de la hiptesis pasaremos a responder a las cuestiones que plantea el
elementos pasivos coincide con la potencia aportada por los elementos activos. Por tanto, para calcular la
enunciado b) del problema.
potencia consumida habr que, o bien determinar qu elementos consumen energa y sumar la potencia
En el esquema de la Figura 2.2 se han sustituido los diodos de la Figura 2 por los modelos
consumida por cada uno de ellos, o bien determinar qu elementos aportan energa y sumar el total de
correspondientes para cada una de los diodos, esto es D1 OFF y D2 ON. En l se han aadido tambin los
energa aportada por cada uno de estos. En el circuito problema las resistencias son elementos pasivos, al
nombres y polaridad de las variables que se van a utilizar en el anlisis (De nuevo, se considera para los
considerar un modelo ideal para los diodos, estos se consideran a su vez como elementos no energticos, es
diodos su modelo ideal, segn indica el enunciado del problema: I D1 = 0 y V D2 = 0 ). decir que ni aportan ni consumen energa, mientras que para las fuentes independientes habr que
determinar cules son elementos activos, pues al menos una de ellas lo ha de ser.
R1 N D2 R3
D1 y D2 ideales
IR1
_ _ ID2 + R1 = 3K Dado que seguimos el criterio del elemento pasivo a la hora de asignar polaridad a las variables tensin y
V M1 VD1 I VI R2 = R3 = 1K
corriente en las elementos del circuito, si una fuente independiente es activa, el producto intensidad tensin
+
IV R4 vo en sus terminales tomar un valor negativo, en caso contrario, la fuente independiente se comportar como
+ R4 = 2K
M3 R2 M4 M2 un elemento pasivo. Comenzaremos pues comprobando el carcter activo o pasivo de las fuentes
I = 1mA
independiente V e I.
V = 6 volt.
Figura 2.2
Para la fuente de tensin V se tiene que la potencia es: P V = VI V y dado que I V = I R1 podemos
Si D1 est en OFF y D2 ON se han de verificar las siguientes condiciones: a) V D1 < 0 b) I D2 0
Analizamos el circuito para encontrar el valor de estas variables: escribir P V = V I R1 . Por tanto si se cumple que I R1 es positivo, la fuente V es activa. A partir de la
El circuito posee 2 nudos y 3 ramas. Por tanto ser necesario escribir un sistema de tres ecuacin (1) del apartado anterior tenemos que I R1 = I D2 I . El valor de I D2 se ha obtenido en (7), por lo
ecuaciones con tres incgnitas para resolver el circuito. V + R1 I
Para ello seguimos el algoritmo de analisis estudiado en clase. - I ; y sustituyendo valores I R1 = 0,5mA , positivo, por lo
que sustituyendo resulta I R1 = ------------------------------
R1 + R3 + R4
(Ntese que la rama que incluye el diodo D1 est cortada. Sin embargo posteriormente se utilizar
como parte de las mallas M3 y M4, para calcular el valor de VD1.) que finalmente la fuente V es activa y la potencia aportada resulta ser P V = 3mW .
Elegimos como incgnitas las corrientes en las ramas IR1, e ID2 y la tensin el la fuente de
intensidad VI. (Ntese que ID2 es una de las variables que queremos calcular.) Por lo que respecta a la fuente de intensidad I la potencia se calcula como P I = V I I . El valor de VI resulta
Escribimos el sistema de ecuaciones: una ecuacin de nudo y dos de malla: de la expresin (7), luego sustituyendo en la expresin de la potencia resulta P I = ( R 3 + R 4 ) I D2 I , y
}
N1: I R1 ID 2 = I (1) sustituyendo valores P I = 4,5mW , que resulta ser tambin potencia aportada por un elemento activo.
M1: R1 IR1 V I = V (2)
As hemos verificado que ambas fuentes son elementos activos, y dado que solo hay dos de estos
M2: ( R 3 + R4 )ID 2 + V I = 0 (3) elementos en el circuito, resulta ms fcil responder al enunciado del problema sumando la potencia
Para nuestro propsito, en este sistema basta con calcular el valor de ID2 de modo que: aportada por estos. As finalmente la potencia consumida por el circuito que es igual a la potencia aportada
por los elementos activos resulta ser P = ( P V + P I ) = 7,5mW .
Despejando IR1 de (1) y sustituyendo (2) se tiene que: R 1 I D2 V I = V + R 1 I (5)
Despejando VI de (3), sustituyendo (5) y despejando ID2 se tiene: Ntese que una vez que hemos verificado que los nicos elementos pasivos que hay en el circuito son las
V + R1 I
(7) resistencias, la potencia consumida puede tambin calcularse a partir de la expresin
V I = ( R3 + R 4 ) I D2 (6) ID 2 = ------------------------------
R 1 + R3 + R 4
-
2 2
P = R 1 I R1 + ( R 3 + R 4 )I D2 que resulta de la agregacin de la potencia consumida en cada una de las
La expresin (7) demuestra que se cumple la condicin b) dado que segn los valores de las resistencias resistencias por las que circula corriente.
y fuentes que proporciona el enunciado, tanto el numerador como el denominador de (7) son positivos.
A continuacin para comprobar la condicin a) calcularemos VD1, para ello consideraremos la ecuacin Nota: Ntese que en este problema, demostrando que D1 no conduce, mientras que D2 si lo hace, lo que es
que proporciona la malla M4: VD 1 = V I (8) necesario para resolver el apartado b), el apartado a) puede responderse argumentando que para est
tipo de circuitos y problemas (clculo de punto de operacin de circuitos con diodos) slo hay un caso
VI puede calcularse de la expresin (6) dado que el valor de ID2 ya ha sido calculado. posible para el estado de los diodos y que se es el encontrado al resolver el apartado b) por lo que a)
V + R1 I
As, sustituyendo (7) en (6) y esta en (8) obtenemos: V D1 = ( R 3 + R4 ) ------------------------------- < 0 , luego a) se cumple. queda demostrado, esto es D1 y D2 no pueden conducir simultneamente.
R1 + R 3 + R4
- 65 -
3.- Calcular el valor de tensin a la salida, Vo, y el consumo de potencia, para cada una de las puertas As pues, tenemos dos posibilidades, o bien Mt est en corte, en cuyo caso V GSt = V DSt < V TMt , y dado
lgicas de la Figura 3, cuando sus entradas Va y Vb toman los valores que en ella se muestran.
que en el circuito se cumple V DSt = V DD V O se tendr que cumplir V O > V DD V TMt ; o bien el transistor
Justificar la respuesta en cada caso, verificando que se cumplen las condiciones para la zona de
trabajo que se supone para los transistores. Mt conduce con corriente nula, en cuyo caso V GSt = V DSt V TMt , que conduce a la condicin
VDD=5Volts V O V DD V TMt , adems de verificarse que exista alguna solucin vlida para la ecuacin I Dt ( sat ) = 0 .
VDD=10V
Veamos en que circunstancias esto es posible.
Mt Si I Dt ( sat ) = 0
Mt Mt 2
-------- ( V GSt V TMt ) = 0 cuya nica solucin es V GSt = V TMt
Vo 2
+ Va=5V Vb =5V
MA MB Dado que del circuito se tiene que V GSt = V DSt y adems V DSt = V DD V O
+ + Vo MA MB
Va=0 Vb =0 es posible encontrar un valor para V O , de modo que finalmente: V O = V DD V TMt

Lo que es compatible con la hiptesis de que Mt conduce con corriente nula.
VTMa = VTM2 = VTMt = 2V VTMA = VTMB = 2V VTMt = -2V
Finalmente sustituyendo valores se obtiene V O = 8V
Ma=Mb=Mt = 0.05mA/V2 Ma=Mb=Mt = 0.05mA/V2
(a) (b) Claramente la potencia consumida por el circuito es nula, dado que como hemos visto no circula
Figura 3
corriente por ninguno de sus elementos.
a) El circuito de la Figura 3(a) corresponde a una puerta NOR de dos entradas, de la familia NMOS b) A continuacin analizamos el circuito NOR NMOS, Figura 3(b). Como es sabido, la principal
construido nicamente con transistores MOS de enriquecimiento. La principal caracterstica de esta caracterstica de esta familia de circuitos es que el transistor de carga Mt es un transistor de
familia de circuitos es que el transistor de carga Mt presenta su drenador y su puerta cortocircuitados, de
empobrecimiento que presenta su puerta y su fuente cortocircuitados, de manera que su tensin puerta-
manera que su tensin puerta-fuente es igual a su tensin drenador-fuente, lo que fuerza a que dicho fuente es nula, lo que unido al hecho de que su tensin umbral es negativa, fuerza a que dicho transistor
transistor, cuando conduce, lo haga siempre en saturacin. En la Figura 3.1 se ha reproducido este siempre est en conduccin. En la Figura 3.2 se reproduce el esquema del circuito al que se han aadido
circuito, al que se han aadido el nombre y la polaridad de las variables que se van a emplear en el las variables necesarias para analizarlo y su polaridad.
anlisis que sigue.
VDD=5V
VDD=10V
VTMA = VTMB = VTMt = 2V IG t = 0 + VTMA = VTMB = 2 V VTMt = -2V
IGt= 0 + +
VDSt
Ma=Mb=Mt= - Ma=Mb=Mt = 0.05mA/V2
+
VDSt 0.05mA/V2 VGS t =0 -
VGS t
- - IDt
IDt O Vo
Vo IDA IDB
IDA IDB IGA= 0 IGB= 0
IGA= 0
+ +
+ + IGB= 0 VDSB
+ VDSA
+ Vb =5V
+ VDSA VDSB Va= 5V - -
Va= 0V - - + Vb =0V VGSA - VGSB
-
VGSA - -
VGSB
Figura 3.2
Como ya se ha mencionado, el transistor Mt siempre conduce, V GSt = 0 V TMt y I Dt 0 . Por su parte,
Figura 3.1
del circuito es claro que V GSA = V a y V GSB = V b ; y dado el valor de stas
Como ya se ha mencionado, el transistor Mt si conduce lo hace en saturacin dado que para l
( V a = V b = 5V > V TMA = V TMB ) cabe esperar que ambos transistores (MA y MB) conduzcan; adems el
V GSt = V DSt , y por tanto siempre se cumple la condicin de saturacin que V DSt V GSt V TMt .
Por su parte, del circuito es claro que ambos transistores (Ma y Mb) estarn cortados: V GSA = V a y
parmetros que caracterizan a Ma y Mb sean idnticos, fuerza a que se cumpla tambin la relacin
V GSB = V b ; y ( V a = V b = 0V < V TMa = V TMb ); por tanto I DA = I DB = 0 . Como por otra parte, las
I DA = I DB . Por otra parte, las corrientes que circulen por estos transistores estn ligadas adems por la
corrientes que circulen por estos transistores estn ligadas por la relacin que establece el nudo O,
I Dt = I DA + I DB , se tendr que tambin I Dt = 0 . relacin que establece el nudo O, I Dt = I DA + I DB , que dada la simetra del circuito antes destacada lleva
a que I Dt = 2I DA .
- 66 -
Si el circuito funciona como una puerta NOR, 5V puede ser considerado 1 lgico a la entrada y por tanto la 4.-Responde brevemente a las siguientes cuestiones:
salida ha de ser un 0 lgico, de modo que supondremos que tanto Ma como Mb conducen en su regin a) Qu es y para qu sirve la caracterstica de transferencia de una puerta lgica?
hmica, mientras que Mt lo hace en la de saturacin. b) Cules son las variables de tensin y de corriente que se emplean para caracterizar a un
transistor bipolar npn como elemento de circuito en configuracin de emisor comn. Caracteriza
en funcin de ellas sus diferentes zonas de operacin y su comportamiento en cada una de ellas.
V DSt = V DD V O , se tendr como condicin de saturacin para Mt que V O V DD + V TMt Sustituyendo a) La Caracterstica de Transferencia de una puerta o familia lgica es uno de los principales parmetros
valores numricos se tiene finalmente V O 3V . En caso contrario Mt trabajar en su regin hmica. que se utilizan para comparar diferentes realizaciones electrnicas de estos elementos.
Ms concretamente, se llama caracterstica de transferencia de una puerta lgica a la grfica que muestra
como varan los valores de tensin a la salida del circuito elctrico que realiza dicha puerta lgica, con
Si tanto Ma como Mb conducen en hmica, para ambos se ha de verificar que V DS V GS V T , para sus
respecto a los correspondientes valores de tensin a su entrada.
respectivas tensiones puerta-fuente y drenador-fuente, y dado que en el circuito V O = V DSA = V DSB , esta Esta grfica, que en general se emplea para caracterizar
condicin se expresa como V O 3V . En caso contrario los transistores trabajan en saturacin. el comportamiento analgico un circuito elctrico en vo
condiciones estticas, es decir, para valores de tensin de
entrada que no varias con el tiempo, en el caso de las
vi vo VOH
Reuniendo ambas condiciones tenemos que puertas lgicas se utiliza tambin para fijar y determinar
Mt saturacin - MA y MB hmica VO 3 el valor concreto de los parmetros digitales
denominados Niveles Lgicos, esto es, de los valores de
tensin, VH y VL, que se asocian a cada uno de los dos VOL
Verificaremos esta condicin tras calcular VO a partir de la relacin que impone el nudo O del circuito, que valores de las variables binarias. En general, para una VIH vi
bajo esta hiptesis vamos reescribir como I Dt ( sat ) = 2I DA ( ohm ) , para recalcar que las corrientes a las que puerta lgica se habla cuatro valores, dos asociados a la Figura 4.1
VIL
se hace referencia son las de saturacin y hmica en los respectivos transistores. variable de salida: voH para el 1 lgico y voL para el 0
As, dado que se tiene que I Dt ( sat ) = 2I DA ( ohm ) lgico, y otros dos asociados a la variable de entrada vIL y vIH para el 0 y 1 lgico respectivamente.
V = 0 V = V V
GSt DSt DD O En la Figura 4.1 se muestra, a modo de ejemplo, la caracterstica de transferencia de un inversor junto con
V GSA = V GSB = V a V DSA = V DSB = V O
sus niveles lgicos.
2
Mt 2 V DSA
-------- ( V GSt V TMt ) = 2 Ma ( V GSA V TMA )V DSA -----------
-
2 2 b) El transistor bipolar, como elemento de circuito (ya sea pnp o npn), es un elemento de tres terminales,
por tanto para caracterizar su comportamiento pueden emplearse seis variables de circuito, stas son: las
2 tres intensidades de corriente I B, I C, I E y las tres tensiones V B, V C, V E en cada uno de sus terminales: base,
1 VO
--- ( V TMt ) 2 = 2 ( V a V TMA )V O --------
- colector y emisor. Tambin es posible, como alternativa a las variables de tensin en los terminales,
2 2
escoger la diferencia de potencial entre sus terminales dos a dos, por ejemplo las tensiones V EB, V CE, V CB
2
que se denominan tensin emisor-base, tensin colector emisor y tensin colector-base respectivamente.
2 V TMt
V O 2 ( V a V TMA )V O + -------------
- = 0
2 Ahora bien, de estos conjuntos de variables, slo cuatro de ellas
(dos intensidades y dos tensiones) son independientes, dado que las
Sustituyendo valores numricos resulta:
2
VO 6V O + 2 = 0 leyes de Kirchhoff imponen dos condiciones de ligadura entre dichas
variables. Se tienen pues tres posibilidades para escoger dichos IC
conjuntos de variables independientes. Esto da lugar a tres posibles
configuraciones para el transistor bipolar, segn se escoja como IB C +
De las dos soluciones posibles V O = ( 3 7 )V es la correcta, la nica que cumple la condicinV O 3V
terminal referencia de tensin uno de ellos. As, en la prctica, B
+ VCE
Para el clculo de la potencia consumida se tiene resultan tres posibilidades que se denominan configuraciones:
Configuracin en emisor comn, donde se elige el terminal de VBE E
_ _
P DD = V DD I DD = V DD I Dt ( sat ) emisor como referencia de tensiones; configuracin en base comn,
donde es el terminal de base el escogido como referencia y
configuracin en colector comn donde hace lo propio el terminal
de colector. En la Figura 4.2 se muestra un transistor npn en Figura 4.2
t P DD = 500W configuracin emisor comn, en la que se destacan las variables que
2
I Dt ( sat ) = ---- ( V TMt ) = 100A se escogen para su caracterizacin, estas son: las tensiones V BE, V CE , tensin base-emisor y tensin
2
colector-emisor; y las intensidades I B, I C , intensidad de base e intensidad de colector respectivamente.
- 67 -
En trminos de estas variables es posible modelar de forma sencilla el comportamiento del transistor 5.- Explicar brevemente y forma cualitativa el funcionamiento del inversor bsico de la familia
(modelo lineal): Se definen tres regiones de funcionamiento: corte, activa, saturacin. (Una respuesta lgica NMOS, indicando las principales caractersticas en cuanto a funcionamiento y zona de
ms completa podra incluir tambin la mencin a la regin activa inversa) trabajo de los transistores que lo forman, as como en cuanto a su consumo, para cada una de las
combinaciones de entrada vin = 0 y vin =VDD.
En la regin de corte el transistor no conduce corriente en sus terminales, esto es, las corrientes
de base y de colector son nulas I B = I C = 0 , mientras que la tensin colector-emisor V CE , no est (El anlisis del comportamiento del inversor NMOS para vin= 0 y vin = VDD ha sido realizado en detalle en
determinada por el transistor. Esta regin se alcanza cuando la tensin base-emisor es menor que un ejemplo presentado en las transparencias 14,15 y 16 del Tema 6.)
cierto valor de tensin denominado tensin base-emisor en conduccin V BE V BEon . En la Figura 5.1 se muestra un esquema del circuito que realiza un inversor de la familia NMOS. Como
en ella se aprecia est formado por dos transistores MOS de canal N, uno de ellos de empobrecimiento Mt
denominado transistor de carga y otro de enriquecimiento M A.
En la regin activa la corriente de colector es constante y proporcional a la corriente de base
I C = I B , y la tensin base-emisor est fijada a un valor por el transistor, tensin base-emisor en activa VDD
V BE = V BEact , (en muchas ocasiones se tiene V BEact = V BEon ). En esta regin la corriente de base vIN vO
Mt
siempre ha de ser positiva I B 0 (segn la referencia de la Figura 4.2 entrante en el terminal de base) y
la tensin colector-emisor V CE mayor o igual que un cierto valor denominado tensin colector-emisor
+
de saturacin V CE V CEsat .
MA
vIN + vO
En la regin de saturacin la tensin base-emisor est fijada a un valor por el transistor, tensin - -
base-emisor de saturacin V BE = V BEsat , (en muchas ocasiones se tiene V BEsat = V BEact ); lo mismo Figura 5.1
ocurre con la tensin colector-emisor, que es fijada por en transistor a un valor denominado tensin
colector-emisor en saturacin V CE = V CEsat . En esta regin la corriente de base siempre ha de ser Su funcionamiento de forma breve puede resumirse as:
positiva I B 0 (segn la referencia de la Figura 4.2 entrante en el terminal de base) y la corriente de En los circuitos de esta familia, el transistor Mt siempre conduce, dado que se trata de un
colector menor que I B , esto es I C I B . transistor MOS de empobrecimiento, (tensin umbral negativa) con su puerta y su fuente
En el formulario proporcionado al final del enunciado del examen se encuentra un resumen de los cortocircuitadas (VGS=0).
modelos de circuito y las principales expresiones a utilizar en cada una de las regiones de Si la entrada del circuito est a nivel bajo, (vin= 0), el transistor MA estar en corte; por lo que Mt
funcionamiento que aqu se han explicado. ha de conducir con corriente nula; esta circunstancia slo es posible si Mt conduce en hmica;
adems su tensin drenador fuente ha de ser nula. En estas circunstancias vo = VDD que es
considerado un uno lgico a la salida. Por su parte dado que la corriente que circula por ambos
transistores es nula el consumo de potencia tambin lo es en este caso.
Si la entrada est a nivel alto, (vin = VDD), el transistor MA conducir en hmica, mientras que Mt
lo har en saturacin. En un inversor bien diseado, vo tomar un valor pequeo que se hace
corresponder a un cero lgico a la salida. Por su parte el consumo de potencia ya no es nulo en este
caso y se calcula como el producto V DD I DD , siendo IDD la corriente suministrada por la fuente de
alimentacin VDD y que ha de coincidir con la corriente de drenador en saturacin de Mt, que
coincide a su vez con la corriente de drenador en hmica de MA.
- 68 -
DISPOSITIVOS ELECTRNICOS. 3.- Dibuja y describe brevemente el esquema bsico de una memoria RAM, de lectura y escritura (R/W
INGENIERO TCNICO EN INFORMTICA DE GESTIN. memory). Explicar brevemente cules son las principales semejanzas y diferencias entre los sistemas
1 Curso Grupos A, B y C. que representan los trminos RAM esttica y RAM dinmica (1 punto)
Examen ordinario. Curso 05/06. Mlaga 23-6-2006.

4.- Esboza y describe brevemente las curvas caractersticas que caracterizan el comportamiento de un
transistor bipolar npn en configuracin emisor comn. Seala sobre ellas las diferentes regiones de
trabajo y las condiciones que las determinan en el modelo bsico estudiado. (1 punto)
1.- El circuito de la Figura 1 est formado por un inversor RTL al que se ha conectado una resistencia RL
a su terminal de salida. Obtener la expresin analtica de su caracterstica de transferencia (curva vo(vi)) 5.- En base a la Teora de Bandas, explica brevemente por qu a temperatura ambiente hay cristales
y representarla grficamente en los tramos donde el transistor Q est en corte y saturacin. Justificar aislantes, cristales conductores y cristales semiconductores. Cita algunos ejemplos de cada uno de
adecuadamente la respuesta.
(4 puntos) dichos materiales. (1 punto)
DATOS
VCC
VCEsat = 0.2V =100 Rc
VCC = 5 V Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern
RB1 +
RB1 =100K publicados el prximo 4 de Julio en los tablones oficiales del centro.
RB2 =100K
Q
+
RL vo
RC = 200K
RB2 FORMULARIO:
RL = 200K vi
Vd Vd -
+ - + V Id si Id 0
_ _ Vd -
Id V Id
ideal
+ V
si Vd 0
Figura 1
D
C C D
G VT > 0
B
2.- En el circuito de la Figura 2: S
E S D
a) Determinar el valor de la tensin de salida vo para cada una de las cuatro combinaciones de las E
G VT < 0
entradas vA vB (vA = 0V, vB= 0V; vA = 0V, vB= 5V; vA = 5V, vB= 0V; vA = 5V, vB = 5V). Justificar la C
D
2
IB 0 I D = --- ( V GS V T )
respuesta verificando que se cumplen las condiciones de la zona de trabajo en la que se supone que se si 2 S
encuentran los dispositivos semiconductores. (Usar modelo tensin umbral para los diodos) IB IB si V GS V T
V CEsat G
b) Indicar qu funcin lgica realiza. Justificar adecuadamente la respuesta. B y V CE
S y V DS V GS V T
VBEON E
(3 puntos)
2
DATOS C D VDS
VDD si IB 0 I D = ( V GS VT )VDS ---------
2
VDD=5V VCEsat
IB
si V GS V T
RG=10k B y I B I C G
VBEONE S
DS V GS V T
DA Mt y V
V= 0.7V vA
vo
t=25A/V2
DB
vB
Mb
b=200A/V2
RG
VTt= 1V
VTb= 0.3V
Figura 2
1 2
- 69 -
- 70 -
SOLUCIONES. El circuito que resulta tras sustituir Q por el correspondiente modelo se muestra en la Figura 1.2.
DATOS VCC
1.- El circuito de la Figura 1 est formado por un inversor RTL al que se ha conectado una
resistencia RL a su terminal de salida. Obtener la expresin analtica de su caracterstica de IRC
VCEsat = 0.2V =100 Rc
transferencia (curva vo(vi)) y representarla grficamente en los tramos donde el transistor Q est
en corte y saturacin. Justificar adecuadamente la respuesta. VCC = 5 V
RB1 =100K IC
DATOS IR l
VCC RB2 =100K
IB
VBEact = VBEon= VBEsat= 0.7V RB1 + +
RC = 200K
VCEsat = 0.2V =100 Rc Q VCE
RL = 200K I1 + _
VCC = 5 V VBE _ RL vo
RB1 =100K RB1 + vi I2
RB2 =100K
Q RB2
+
RC = 200K RL vo _
RB2
RL = 200K vi Figura 1.2
_ _ R B2 v
Dado que I B = 0 , es claro que V BE = ------------------------ v i = ----i . Ntese que en este caso las resistencias RB1 y
R B1 + RB2 2
Figura 1
RB2 forman un divisor de tensin con VBE como tensin de salida y vi como tensin de entrada, y adems
v
R B1 = R B2 , (Figura 1.3(a)). Por tanto, en esta regin se ha de cumplir V BE = ----i V BEon , de donde para
2
Como indica el enunciado de este problema, se trata de analizar el circuito de la Figura 1 en los casos en
los que el transistor Q est en corte y saturacin, y para cada uno de ellos determinar el rango de valores de que Q est en corte se ha de cumplir v i 2V BEon . Sustituyendo valores se tiene que v i 1,4V .
vi y el valor de la tensin de salida vo . RL V CC
Por otra parte, dado que I C = 0 , es claro que v o = ------------------- V CC = ---------
- . Ntese que en este caso las
Antes de analizar cada uno de ellos daremos nombre y polariadad a las principales variables que se RC + RL 2
utilizarn en dicho anlisis. Estas son las que se muestran en la Figura 1.1: Las corrientes en las
resistencias RC y RL forman un divisor de tensin con vo como tensin de salida y VCC como tensin de
resistencias RB1, RB2, RC y RL (I1, I2, IRC e IRL respectivamente) y las variables en configuracin emisor
comn para el transistor Q (VBE, VCE, IB e IC). Tambin se ha aadido una fuente de tensin que representa entrada, y adems R C = R L (Figura 1.3(a)). Sustituyendo valores resulta que en esta regin v o = 2,5V .
a la variable de entrada vi. VCC
VCC
RB1 IB=0
IRC
DATOS IRC
Rc
Rc +
I1 VBE
VCEsat = 0.2V =100
vi I2 IC=0 IR l +
IC
VCC = 5 V IR l RB2
RB1 =100K RB1 IB RL vo
+ + _
RB2 =100K Q VCE
I1 + _
RC = 200K VBE _ RL vo a) _
RL = 200K vi b)
I2
RB2
Figura 1.3
_
Figura 1.1 En resumen, para Q en corte v i 1,4V y v o = 2,5V .
Ntese que la presencia de la resistencia RL hace que la corriente de colector IC sea diferente de la
corriente IRC que es la que circula por la resistencia RC.
Una vez clarificadas las variables con las que vamos a trabajar, consideremos pues el caso en el que el
transistor Q est en CORTE. En esta situacin se asume que las corrientes de base y colector son nulas
( I B = 0 e I C = 0 ), y que se tiene que cumplir que V BE V BEon .
Ingeniero Tcnico en Informtica de Gestin. Curso 1 Grupos A B y C. Universidad de Mlaga. 3 Ingeniero Tcnico en Informtica de Gestin. Curso 1 Grupos A B y C. Universidad de Mlaga. 4
- 71 -
Consideramos a continuacin el caso en el que el transistor Q est en SATURACIN. La Figura 1.5 representa esquemticamente la caracterstica
En esta situacin se asume que la tensin base-emisor, y la tensin colector-emisor son constantes vo de transferencia del circuito en las regiones requeridas.
Q en corte
( V BE = V BEon y VCE = V CEsat ). El circuito que resulta tras sustituir Q por el correspondiente modelo 2,5V
Cuando Q est en corte se ha de cumplir v i 2V BEon ; y
se muestra en la Figura 1.4. sustituyendo valores v i 1,4V . En esta regin la tensin de
DATOS
VCC Q en activa V CC
salida es ---------- . Cuando Q est en saturacin se ha de cumplir
Q en saturacin 2
IRC M3
VCEsat = 0.2V =100 Rc R B1 V CC 2V CEsat
0,2V
v i --------- ----------------------------------- + 2V BEon ; y sustituyendo valores
VCC = 5 V N2 RC
1,423V vi
RB1 =100K IC IR l 1,4V v i 1,423V . En esta regin V 0 = V CEsat .
RB2 =100K Figura 1.5
RB1 N1 IB + M4 +
RC = 200K
VCEsat Puede verificarse fcilmente que para la regin 1,4V v i 1,423V Q trabaja en su regin activa.
RL = 200K I1
+ _
VBEon RL vo
_
vi M1 I2
RB2 M2
_
Figura 1.4
Se tienen que verificar las siguientes condiciones: a) I B 0
b) I B I C
Del algoritmo de anlisis de circuitos se tiene:
M1:
vi V B Eon (3)
N1: I B = I 1 I2 (1) I1 = ------------------------
R B1
-
N2: I C = I R C I RL (2) M2:

VBEo n
I2 = --------------
- (4)
R B2
V CC V CEsa t (5)
M3: I RC = ---------------------------------
RC
M2:
V C Esa t
I RL = ---------------
- (6)
RL
Sustituyendo (3) y (4) en (1) y teniendo en cuenta que R B1 = RB 2
vi V BE on V B Eon v i 2V B Eon
se tiene que: IB = ------------------------
- --------------- = ---------------------------- (7) y sustituyendo en a) v i 2V B Eon (8)
R B1 RB 2 R B1
Sustituyendo valores numricos en (8) se obtiene vi 1,4V
Por otra parte sustituyendo (5) y (6) en (2) y teniendo en cuenta que RC = R L
V CC V CE sat V C Esat V C C 2V CEsa t

se tiene que: IC = IRC IRL = --------------------------------
- ---------------- = -----------------------------------
- (9)
RC RL RC
VCC 2V C Esat
Sustituyendo (7) y (8) en b) se tiene que :
IB = --------- ( v i 2V BE on ) ------------------------------------
RB 1 RC
RB 1 V CC 2V C Esat
v i --------- ------------------------------------ + 2V BE on
RC
(10)
Sustituyendo valores numricos en (10) se obtiene v i 1,423V
Por tanto a), c) se cumplen si se cumple (10), dado que si se cumple (10) tambin se cumple (8)
As pues para que Q est en corte se ha de cumplir v i 1,423V
Finalmente es claro que en esta regin V 0 = V C Esat
- 72 -
2.- En el circuito de la Figura 2: Previo al trabajo de anlisis, que habr que realizar para calcular los valores de tensin vO, en el circuito de
a) Determinar el valor de la tensin de salida vo para cada una de las cuatro combinaciones de las la Figura 2.1 podemos reconocer fcilmente dos circuitos que realizan funciones lgicas que han sido
entradas vA vB (vA = 0V, vB= 0V; vA = 0V, vB= 5V; vA = 5V, vB= 0V; vA = 5V, vB = 5V). Justificar la estudiados en clase, y que en l aparecen interconectados. Un primer circuito es el formado por los dos
respuesta verificando que se cumplen las condiciones de la zona de trabajo en la que se supone diodos DA y DB, y la resistencia RG , y que corresponde a una puerta OR realizada con diodos; y un
que se encuentran los dispositivos semiconductores. (Usar modelo tensin umbral para los segundo circuito es el formado por los dos transistores NMOS de enriquecimiento conectados de forma
diodos) que realizan un inversor NMOS con carga de enriquecimiento. Estos dos circuitos estn conectados de
b) Indicar qu funcin lgica realiza. Justificar adecuadamente la respuesta. forma que el nudo de salida del primero se conecta al nudo de entrada del segundo, (nudo N1 en la Figura
2.1) de manera que cabe esperar que en conjunto realicen la funcin OR invertida o funcin NOR. Tras el
DATOS anlisis detallado verificaremos esta hiptesis.
VDD Esta idea tambin nos permite razonar de forma que es posible simplificar los casos de estudio.
VDD=5V
En el circuito OR, que constituye la etapa de entrada del circuito de la Figura 2.1, un valor de 0V en
RG=10k cualquiera de las entradas vA y vB lleva a que el correspondiente diodo est cortado, mientras que un valor
DA Mt
V= 0.7V vA de 5V hace que este conduzca. Por otra parte, la tensin en el nudo N1 ser la misma en todos los casos en
vo
los que al menos uno de los diodos conduzca. As pues, cabe esperar que, por lo que respecta a los diodos,
t=25A/V2
DB
vB
Mb se tendrn slo dos casos; a saber: que ambos esten cortados (vA = 0V, vB = 0V) o bien que al menos uno
b=200A/V2
RG de ellos conduzca (resto de combinaciones de entrada), en cuyo caso se tendr un circuito equivalente que
VTt= 1V permitira analizar simultaneamente esas tres combinaciones.
VTb= 0.3V Con estas consideraciones, pasamos al anlisis detallado del circuito contemplando las diferentes
Figura 2 combinaciones de entrada.
En este problema se pide analizar el circuito para completar los valores de tensin de la Tabla 1 y
posteriormente interpretarla como tabla de verdad de manera que reconozcamos en ella funcin booleana Consideremos en primer lugar el caso vA = 0V, vB = 0V:
que realiza el circuito.
Tabla 1: Es facil demostrar que en esta situacin ambos diodos estn cortados: Para ello supondremos que
I DA = I DB = 0 y tendremos que verificar que se cumple las condiciones: a) V V y b) V V . El
vA(V) vB(V) vO(V) DA DB
circuito del la Figura 2.2 sirve para ilustrar el razonamiento que sigue a continuacin.
0 0 Claramente en la Figura 2.2 se tiene de la malla M1: V DA = v A V GSb = V GSb y de la malla M2:
0 5 V DB = v B V GSb = V GSb . Por otra parte, dado que IGB=0, del esquema de la Figura 2.1 tambin se
5 0 tiene que del nudo N1: I DA + I DB = I RG . Y como suponemos que ambos diodos estn cortados
( I DA = I DB = 0 ) resulta que I RG = 0 , y por tanto de M3: V GSb = R G I RG = 0 . As finalmente
5 5
En primer lugar resulta conveniente asignar nombre y polaridad a todas las variables del circuito sobre las V DA = V DB = 0 por lo que se verifican las condiciones a) y b).
que se va a razonar. Estas son las que se muestran en la Figura 2.1: Las variables en configuracin fuente
comn de los transistores NMOS Mt y Mb (VGSt, VDst e IDt, y VGSb VDsb, e IDb respectivamente), las Tambin es fcil ver que Mb est cortado, puesto que se cumple V GSb < V Tb . Ntese que en los anteriores
variables tensin e intensidad en los diodos DA y DB (VDA e IDA, y VDB e IDB respectivamente) y la clculos hemos obtenido que V GSb = 0 y del enunciado del problema que V Tb = 0, 3 . As, se tiene que
corriente en la resistencia RG (IRG). Adems, el esquema del circuito se ha completado con dos fuentes
I Db = 0 .
independientes de tensin que representan a las variables de entrada del circuito.
VDD VDD
IDt
DATOS DATOS M4
IGt=0
VDD=5V
+ IGt=0
+
VDA VDD=5V
+ - + Mt VDSt
+
VDA
- + Mt VDSt
RG=10k VGSt - RG=10k VGSt -
IDA - IDA - IDt
V= 0.7V vo V= 0.7V M1 N2 vo
vA vA
t=25A/V2 IDb
t=25A/V2 IDb
b=200A/V2 +
VDB
- IGb=0 + b=200A/V2 +
VDB
- IGb=0 +
+
Mb VDSb
+
Mb VDSb
VTt= 1V N1 VTt= 1V N1
IDB
- -
IDB
- -
VGSb VGSb
VTb= 0.3V vB VTb= 0.3V vB
IRG RG M2 IRG M3
Figura 2.1 Figura 2.2 RG
- 73 -
Por su parte, dada la especial configuracin de Mt en este circuito, con sus terminales de puerta y drenador V GSb v i V
puerta del transistor Mb es nula en el nudo N1 se cumple que I Di = I RG = -----------
- = --------------- 0 , por tanto la
cortocircuitados, lo que lleva a que V GSt = V DSt , si Mt conduce lo har en saturacin, puesto que siempre RG RG
t 2 hiptesis sobre los diodo se confirma. Notese que por simetra en la Figura 2.13, en el caso de que ambos
se cumplir V DSt > V GSt V Tt . As, se tendr que I Dt = ---- ( V GSt V Tt ) siempre que V GSt V Tt . diodos conduzcan la corriente que circular por cada diodo ser da mitad de I Di que seguir siendo
2
Dado que en el nudo N2 del circuito de la Figura 2.1 se ha de verificar la igualdad positiva.
t 2 Con anterioridad se ha obtenido V GSB = v i V , sustituyendo valores numricos se obtiene entonces
I Dt = I DB = ---- ( V GSt V Tt ) = 0 , la nica solucin posible de esta ecuacin es que V GSt = V Tt , que es
2 V GSb = 4, 3V . Con este valor se tiene que Mb conduce puesto que se cumple V GSb > V Tb .
compatible con la condicin para que Mt conduzca. Como intuimos que la etapa de salida se comporta como un inversor, supondremos que Mb conducir en su
Finalmente, es posible obtener el valor de la tensin de salida de la ecuacin que proporciona la malla M4:
2
v O = V DD V DSt = 4V . V DSb
regin hmica. Por tanto se tendr I Db ( ohm ) = b ( V GSb V Tb )V DSb -----------
- , siempre que se cumpla
2
En resumen, hemos probado que en el circuito de la Figura 2.1 para vA = 0V, vB = 0V ambos diodos estn
V DSb V GSb V Tb = 4V , o lo que es lo mismo, dado que V DSb = v O , v O 4V .
cortados, el transistor Mb est cortado y el transistor Mt conduce en saturacin y por tanto la tensin de
salida es 4V. Por su parte la situacin de Mt no ha cambiado, al tener sus terminales de puerta y drenador
Abordaremos a continuacin de manera conjunta los restantes casos vA = 0V, vB= 5V; vA = 5V, vB= 0V; vA cortocircuitados, y por tanto V GSt = V DSt , si Mt conduce lo har en saturacin, puesto que siempre se
= 5V, vB = 5V. Razonaremos en primer lugar que para el clculo de vo los tres casos son equivalentes y t 2
cumplir V DSt > V GSt V Tt . As, se tendr que I Dt ( sat ) = ---- ( V GSt V Tt ) siempre que V GSt V Tt . Como
pueden resumirse en el circuito de la Figura 2.2. 2
VDD de la malla M3 en el circuito de la Figura 2.3 se obtiene que v O = V DD V DSt , y como V GSt = V DSt
DATOS M3 sustituyendo en la condicin de saturacin, sta se puede expresar en trminos de v O como
IGt=0
VDD=5V
+ v O V DD V Tt = 4 .
+ Mt VDSt
Finalmente, como en el nudo N2 del circuito de la Figura 2.3 se ha de verificar la igualdad
RG=10k VGSt -
- IDt I Dt ( sat ) = I DB ( ohm ) , resulta:
V= 0.7V N2 vo 2
t
t=25A/V2 IDb 2 V DSb
V I Dt ( sat ) = I DBohm ---- ( V GSt V Tt ) = b ( V GSb V Tb )V DSb -----------
-
2 IGb=0 + 2 2
b=200A/V
+
Mb VDSb
N1 Como V GSt = V DSt = V DD v O , V GSB = v i V y V DSb = v O , sustituyendo resulta:
VTt= 1V ID i
- -
vi=5V VGSb
VTb= 0.3V t vO
2
2
M1 IRG M2 I Dt ( sat ) = I DBohm ---- ( V DD v O V Tt ) = b ( v i V V Tb )v O -----
-
Figura 2.3 2 2
RG
Sustituyendo valores y operando, teniendo en cuenta que b = 8 t , resulta:
En primer lugar es claro que los papeles que juegan los diodos DA y DB en el esquema de la Figura 2.1 son 2
vO
intercambiables en los casos vA = 0V, vB= 5V; vA = 5V, vB= 0V; para un valor 0V en una de las entradas el ----t ( 4 v O )2 = b 4v O -----
-
2 2
correspondiente diodo deber estar cortado, mientras que para 5V est conducir. La tensin en el nudo N1
que es la misma que la tensin puerta-fuente del transistor Mb (VGSb) quedar entonces fijada por el diodo 2
2 vO
que conduzca y su valor ser V GSB = v i V , donde vi denota la fuente de tensin de 5V asociada a vA o ( 4 v O ) = 16 4v O -----
-
2
vB, segn el caso. Esta misma situacin se tiene para el caso vA = 5V, vB = 5V. En este caso los dos diodos
conduciran y la tensin el nudo N1 ser la misma que en los casos anteriores, dada la simetra de las dos 2 v O 7,77V
9v O + 72 v O + 16 = 0 que tiene dos soluciones
ramas formadas por la fuente de tensin y el diodo. Por tanto para el clculo de vo esta situacin es
equivalente a las anteriores. v O 0,23V
dado que se ha de verificar v O 4V la solucin buscada debe ser v O 0,23V
Analizamos pues el circuito de la Figura 2.3 y verificaremos que se cumple las condiciones de conduccin
de cada uno de los dispositivos semiconductores.
En resumen, hemos probado que para las combinaciones vA = 0V, vB= 5V; vA = 5V, vB= 0V; vA = 5V, vB
Suponemos que al menos uno de los diodos conduce, por tanto se tiene que cumplir que I Di 0 , donde I Di = 5V uno ambos diodos conducen, el transistor Mb est conduciendo en hmica y el transistor Mt conduce
denota a la corriente del diodo que conduce, uno o ambos diodos segn el caso. Como la corriente de en saturacin y por tanto la tensin de salida es 0,23V.
- 74 -
Podemos ahora completar la Tabla 1. que resume el comportamiento elctrico para las cuatro
combinaciones de entrada pedidas:
Tabla 1:
vA(V) vB(V) vO(V)
0 0 4
0 5 0,23
5 0 0,23
5 5 0,23
A la vista de estos datos, si asuminos que 0V es un 0 lgico a la entrada y 5V es un 1 lgico a la entrada,

mientras que 4V es un 1 lgico a la salida y 0,23V es un cero lgico a la salida, la Tabla 1 corresponde a la
tabla de verdad de una puerta NOR. Por lo que concluimos que el circuito del problema realiza la funcin
booleana NOR.
- 75 -
- 76 -
DISPOSITIVOS ELECTRNICOS. 3.- En el circuito de la Figura 3:

a) Determinar el valor de la tensin de salida vo para cada una de las cuatro combinaciones de las
entradas vA vB (vA = 0V, vB= 0V; vA = 0V, vB= 5V; vA = 5V, vB= 0V; vA = 5V, vB = 5V). Justificar la
1 Curso Grupos A, B y C. respuesta verificando que se cumplen las condiciones de la zona de trabajo en la que se supone que se
Examen extraordinario. Curso 05/06. Mlaga 6-9-2006. encuentran los dispositivos semiconductores. (Usar modelo tensin umbral para los diodos)
b) Indicar qu funcin lgica realiza. Justificar adecuadamente la respuesta.
(3 puntos)
DATOS
VDD
1.- Determinar el valor de la tensin vo y la potencia aportada por la fuente de corriente ICC en el circuito VDD=5V t=25A/V2
de la Figura 1. 2
RG=10k b=200A/V DA Mt
(1 punto) vA
V= 0.7V VTt= 1V vo
DATOS R1 VTb= 0.3V vB
DB
Mb
ICC = 0.01mA RG
R2
R1 = 300K Figura 3
R2 = 300K R3
+
R3 = 300K 4.- Describe brevemente el circuito electrnico que constituye la celda bsica de una memorias RAM
ICC
R4 = 300K R4 R5 R6 esttica NMOS. Ilustra cmo se organizan estas celdas bsicas para formar un array de celdas de
R5 = 300K
vo memoria en el que cada una de ellas puede ser direccionada individualmente e ilustra cmo se lee y
R6 = 300K escribe una de ellas. (1,5 puntos)
_
5.- Que es un diodo LED? Y un fotodiodo? Y un diodo Zener? Destaca sus principales caractersticas y
Figura 1
cita alguna aplicacin para cada uno de ellos. (1,5 puntos)
2.- En el circuito de la Figura 2 obtener la expresin analtica de su caracterstica de transferencia (curva publicados el prximo 18 de Septiembre en los tablones oficiales del centro.
vo(vi)) y el intervalo de valores vi, tales que el transistor Q trabaja en su regin activa. Justificar
adecuadamente la respuesta. FORMULARIO:
(3 puntos)
Vd Vd -
+ - + V Id si Id 0
DATOS Vd -
VCC Id V Id
ideal
+ V si
Vd 0
VCEsat = 0.2V =100 D
Rc C C D
VCC = 5 V
G VT > 0
B
RB1 =100K RB1 + S
E S D
Q E
RB2 =100K + G VT < 0
RL D
RC = 200K vo C 2
RB2 si IB 0 I D = --- ( V GS V T )
2 S
RL = 200K vi
IB IB si V
GS V T
V CEsat G
B y V CE
_ _ VBEON E
S y V DS V GS V T
Figura 2 C D VDS
2
si IB 0 I D = ( V GS VT )VDS ---------
2
VCEsat
IB
G si V GS V T
B y I B I C
VBEONE
DS V GS V T
S y V
1 2
- 77 -
- 78 -
Solucin del Examen de Septiembrede Dispositivos Electrnicos. Curso Acadmico 05-06. Solucin del Examen de Septiembrede Dispositivos Electrnicos. Curso Acadmico 05-06.
SOLUCIONES. 2.-En el circuito de la Figura 2 obtener la expresin analtica de su caracterstica de transferencia

(curva vo(vi)) y el intervalo de valores vi, tales que el transistor Q trabaja en su regin activa.
1.- Determinar el valor de la tensin vo y la potencia aportada por la fuente de corriente ICC en el Justificar adecuadamente la respuesta.
circuito de la Figura 1.
DATOS
VCC
DATOS R1 VCEsat = 0.2V =100 Rc
ICC = 0.01mA
VCC = 5 V
R2
R1 = 300K RB1 =100K RB1 +
R2 = 300K R3 + RB2 =100K
Q
+
R3 = 300K RC = 200K RL vo
ICC RB2
R4 = 300K R4 R5 R6 vi
RL = 200K
R5 = 300K
vo
R6 = 300K _ _
_ Figura 2
Figura 1
Como indica el enunciado de este problema, se trata de analizar el circuito de la Figura 2 en el caso en el
Para el clculo de vO y de la potencia P I CC , suministrada por la fuente ICC, el circuito de la Figura 1 es que el transistor Q est en trabajando en su regin activa y determinar el valor de la tensin de salida vo
equivalente al de la Figura 1.1 donde las resistencias R1, R2 y R3, que estn conectadas en paralelo, se han como una funcin de la tensin de entrada vi. Se pide adems que se determine el rango de valores de vi
sustituido por Req1; y donde las resistencias R4, R5 y R6, que tambin lo estn, se han sustituido por Req2. para los que es cierto que Q trabaja en activa.
En esa figura tambin se ha asignado nombre, VCC, y polaridad, utilizando el criterio del elemento pasivo, Como es siempre recomendable, en primer lugar daremos nombre y polariadad a las principales variables
que se utilizarn en dicho anlisis. Estas son las que se muestran en la Figura 2.1: Las corrientes en las
a la tensin en la fuente de corriente.
resistencias RB1, RB2, RC y RL (I1, I2, IRC e IRL respectivamente) y las variables en configuracin emisor
DATOS comn para el transistor Q (VBE, VCE, IB e IC). Tambin se ha aadido una fuente de tensin que representa
ICC = 0.01mA a la variable de entrada vi. Ntese que la presencia de la resistencia RL hace que la corriente de colector IC
Req1=100k sea diferente de la corriente IRC que es la que circula por la resistencia RC.
R1 = 300K
R2 = 300K +
VCC
R3 = 300K _
ICC Req2=100k DATOS IRC
R4 = 300K
Rc
VCC vo
R5 = 300K
VCEsat = 0.2V =100
R6 = 300K + IC
VCC = 5 V IR l
_ RB1 =100K RB1 IB
+ +
Figura 1.1 RB2 =100K
+
Q VCE
_
RC = 200K I1 VBE _ RL vo
RL = 200K vi
As, en este circuito es claro que v O = R eq2 I CC = 100k 0,01mA = 1V . I2
RB2
Por otra parte, dado que V CC = ( R eq1 + R eq2 ) I CC , se tiene para la potencia _
2
P ICC = V CC I CC = ( R eq1 + R eq2 ) I CC = 0,02mW ; donde el signo menos indica que la potencia es Figura 1.1
aportada por la fuente, segn el criterio de elemento pasivo adoptado.
Una vez clarificadas las variables con las que vamos a trabajar, consideremos pues el caso Q en Activa.
En esta situacin se asume que la tensin base-emisor es constante ( V BE = V BEon ), y la corriente de
colector proporcional a la corriente de base ( I C = I B ). El circuito que resulta tras sustituir Q por el
correspondiente modelo se muestra en la Figura 1.2.
Ingeniero Tcnico en Informtica de Gestin. Curso 1 Grupos A, B y C. Universidad de Mlaga. 3 Ingeniero Tcnico en Informtica de Gestin. Curso 1 Grupos A, B y C. Universidad de Mlaga. 4
- 79 -
3.- En el circuito de la Figura 3:

a) Determinar el valor de la tensin de salida vo para cada una de las cuatro combinaciones de las
DATOS VCC
entradas vA vB (vA = 0V, vB= 0V; vA = 0V, vB= 5V; vA = 5V, vB= 0V; vA = 5V, vB = 5V). Justificar la
IRC M3 respuesta verificando que se cumplen las condiciones de la zona de trabajo en la que se supone
VCEsat = 0.2V =100
Rc
que se encuentran los dispositivos semiconductores. (Usar modelo tensin umbral para los diodos)
VCC = 5 V N2 b) Indicar qu funcin lgica realiza. Justificar adecuadamente la respuesta.
RB1 =100K IC=IB IR l DATOS
RB2 =100K N1 IB VDD
RB1 + M4 + VDD=5V
RC = 200K VCE
I1 + _ RG=10k
RL = 200K DA Mt
VBEon RL vo vA
_ V= 0.7V vo
vi M1
=25A/V2
I2 M2 DB
RB2 t vB
Mb
_ b=200A/V2
RG
VTt= 1V
Figura 1.2 VTb= 0.3V
Se tienen que verificar las siguientes condiciones: a) I B 0 b) V CE V CEsat Figura 3
En este problema se pide analizar el circuito para completar los valores de tensin de la Tabla 1 y
Del algoritmo de anlisis de circuitos se obtienen las siguientes ecuaciones: posteriormente, interpretarla como tabla de verdad de manera que reconozcamos en ella funcin booleana
que realiza el circuito.
M1:
vi V B Eon (3) Tabla 1:
N1: I B = I 1 I2 (1) I1 = ------------------------
R B1
-
N2: I RC = I B + IRL (2) M2:

VBEo n
I2 = --------------
- (4) vA(V) vB(V) vO(V)
R B2
M3: V C E = VCC RC IRC (5) 0 0

0 5
M4: I RL
VC E
= ---------
- (6)
RL 5 0
Sustituyendo (3) y (4) en (1) y teniendo en cuenta que R B1 = RB 2 5 5

vi V BE on V B Eon v i 2V B Eon En primer lugar resulta conveniente asignar nombre y polaridad a todas las variables del circuito sobre las
se tiene que: IB = ------------------------
- --------------- = ---------------------------- (7) y sustituyendo en a) v i 2V B Eon (8) que se va a razonar. Estas son las que se muestran en la Figura 2.1: Las variables en configuracin fuente
R B1 RB 2 R B1
comn de los transistores PMOS Mt y NMOS Mb (VSGt, VSDt e ISt, y VGSb VDsb, e IDb respectivamente),
Sustituyendo valores numricos en (8) se obtiene vi 1,4V
las variables tensin e intensidad en los diodos DA y DB (VDA e IDA, y VDB e IDB respectivamente) y la
Por otra parte sustituyendo (6) en (2) y el resultado en (5) y teniendo en cuenta que RC = RL corriente en la resistencia RG (IRG). Adems, el esquema del circuito se ha completado con dos fuentes
V C E 1 independientes de tensin que representan a las variables de entrada del circuito.
se tiene que: V C E = VCC RC I B + ---------
- V C E = --- ( V C C R C I B ) (9)
RL 2
VDD
1 v i 2VBE on
Sustituyendo (7) en (9) y luego en b) se tiene que : VCE = --- V C C R C ---------------------------- V CE sat ISt
2 DATOS
+
RB 1
R B1 VCC 2V CE sat
VSGt
+
de donde despejando vi resulta v i --------- ------------------------------------ + 2VBEo n (10) VDD=5V VDA -
RC + - Mt VSDt
RG=10k IGt=0 -
Sustituyendo valores numricos en (10) se obtiene v i 1,423V
IDA
V= 0.7V vo
Por tanto a), b) se cumplen si se cumplen simultneamente (8) y (10) vA
t=25A/V2 IDb
As pues para que Q est en activa se ha de cumplir N1 +
b=200A/V2
VDB
1,4V vi 1,423V
+ - IGb=0
+
Mb VDSb
Finalmente, dado que en este circuito la tensin de salida vo coincide con la tensin colector-emisor VTt= 1V IDB
- -
VGSb
1 v i 2V BE on VTb= 0.3V
de Q, VCE, de (9) y (7) se obtiene que en esta regin: vO = V C E = --2- V CC R C ----------------------------
R (11) vB
B1
IRG RG
Y sustituyendo valores numricos: vO = 100v i + 142,5 (V) Figura 3.1
- 80 -
Previo al trabajo de anlisis, que habr que realizar para calcular los valores de tensin vO, en el circuito de Por su parte, dada la especial configuracin de Mt en este circuito, con sus terminales de puerta y drenador
la Figura 3.1 podemos reconocer fcilmente dos circuitos que realizan funciones lgicas que han sido cortocircuitados, lo que lleva a que V SGt = V SDt , si Mt conduce lo har en saturacin, puesto que siempre
estudiados en clase, y que en l aparecen interconectados. Un primer circuito es el formado por los dos
t 2
diodos DA y DB, y la resistencia RG, y que corresponde a una puerta OR realizada con diodos; y un se cumplir V SDt > V SGt V Tt . As, se tendr que I Dt = I St = ---- ( V SDt V Tt ) siempre que V SGt V Tt .
segundo circuito es el formado por los dos transistores de enriquecimiento, uno NMOS y otro PMOS como 2
transistor de carga. Estos dos circuitos estn conectados de forma que el nudo de salida del primero se Dado que en el nudo N2 del circuito de la Figura 3.2 se ha de verificar la igualdad
conecta al nudo de entrada del segundo, (nudo N1 en la Figura 3.1) de manera que cabe esperar que en t 2
I Dt = I Db = ---- ( V SGt V Tt ) = 0 , la nica solucin posible de esta ecuacin es que V SGt = V Tt , que es
conjunto realicen la funcin OR invertida o funcin NOR. Tras el anlisis detallado verificaremos esta 2
hiptesis. compatible con la condicin para que Mt conduzca.
Esta idea tambin nos permite razonar de forma que es posible simplificar los casos de estudio. Finalmente, es posible obtener el valor de la tensin de salida de la ecuacin que proporciona la malla M4:
En el circuito OR, que constituye la etapa de entrada del circuito de la Figura 3.1, un valor de 0V en
v O = V DD V DSt = 4V .
cualquiera de las entradas vA y vB lleva a que el correspondiente diodo est cortado, mientras que un valor
de 5V hace que ste conduzca. Por otra parte, la tensin en el nudo N1 ser la misma en todos los casos en
los que al menos uno de los diodos conduzca. As pues, cabe esperar que, por lo que respecta a los diodos, En resumen, hemos probado que en el circuito de la Figura 3.2 para vA = 0V, vB = 0V ambos diodos estn
se tendrn slo dos casos; a saber: que ambos estn cortados (vA = 0V, vB = 0V) o bien que al menos uno de cortados, el transistor Mb est cortado y el transistor Mt conduce en saturacin y por tanto la tensin de
ellos conduzca (resto de combinaciones de entrada), en cuyo caso se tendr un circuito equivalente que salida es 4V.
permitir analizar simultaneamente esas tres combinaciones.
Con estas consideraciones, pasamos al anlisis detallado del circuito contemplando las diferentes Abordaremos a continuacin de manera conjunta los restantes casos vA = 0V, vB= 5V; vA = 5V, vB= 0V;
combinaciones de entrada. vA = 5V, vB = 5V. Razonaremos en primer lugar que para el clculo de vo los tres casos son equivalentes y
pueden resumirse en el circuito de la Figura 3.3.
Consideremos en primer lugar el caso vA = 0V, vB = 0V: VDD
DATOS
Es facil demostrar que en esta situacin ambos diodos estn cortados: Para ello supondremos que + M3
I DA = I DB = 0 y tendremos que verificar que se cumple las condiciones: a) V V y b) V V . El
VSGt
+
DA DB VDD=5V - Mt VSDt
circuito del la Figura 3.2 sirve para ilustrar el razonamiento que sigue a continuacin. RG=10k
IGt=0
-
IDt
Claramente en la Figura 3.2 se tiene de la malla M1: V DA = v A V GSb = V GSb y de la malla M2: V= 0.7V N2 vo
V DB = v B V GSb = V GSb . Por otra parte, dado que IGb=0, del esquema de la Figura 3.2 tambin se t=25A/V2 IDb
V
tiene que del nudo N1: I DA + I DB = I RG . Y como suponemos que ambos diodos estn cortados b=200A/V
2 IGb=0 +
+
Mb VDSb
( I DA = I DB = 0 ) resulta que I RG = 0 , y por tanto de M3: V GSb = R G I RG = 0 . As finalmente VTt= 1V N1
ID i
- -
vi=5V VGSb
V DA = V DB = 0 por lo que se verifican las condiciones a) y b). VTb= 0.3V
M1 IRG M2
Figura 3.3
Tambin es fcil ver que Mb est cortado, puesto que se cumple V GSb < V Tb . Ntese que en los anteriores RG
clculos hemos obtenido que V GSb = 0 y del enunciado del problema que V Tb = 0,3V . As, se tiene que
En primer lugar es claro que los papeles que juegan los diodos DA y DB en el esquema de la Figura 3.1 son
I Db = 0 . intercambiables en los casos vA = 0V, vB= 5V; vA = 5V, vB= 0V; para un valor 0V en una de las entradas el
VDD correspondiente diodo deber estar cortado, mientras que para 5V est conducir. La tensin en el nudo N1
DATOS que es la misma que la tensin puerta-fuente del transistor Mb (VGSb) quedar entonces fijada por el diodo
M4
VSGt + + que conduzca y su valor ser V GSB = v i V , donde vi denota la fuente de tensin de 5V asociada a vA o
VDD=5V VDA
- - vB, segn el caso. Esta misma situacin se tiene para el caso vA = 5V, vB = 5V. En este caso los dos diodos
+ Mt VSDt
RG=10k
IGt=0
- conduciran y la tensin el nudo N1 ser la misma que en los casos anteriores, dada la simetra de las dos
IDA IDt
V= 0.7V M1 N2 vo ramas formadas por la fuente de tensin y el diodo. Por tanto para el clculo de vo esta situacin es
vA
t=25A/V2 IDb equivalente a las anteriores.
b=200A/V2 +
VDB
- IGb=0 +
Analizamos pues el circuito de la Figura 3.3 y verificaremos que se cumple las condiciones de conduccin
+
Mb VDSb
VTt= 1V IDB
N1 de cada uno de los dispositivos semiconductores.
- -
VGSb
VTb= 0.3V vB
M2 IRG M3 Suponemos que al menos uno de los diodos conduce, por tanto se tiene que cumplir que I Di 0 , donde I Di
Figura 3.2 RG denota a la corriente del diodo que conduce, uno o ambos diodos segn el caso. Como la corriente de
- 81 -
V GSb v i V En resumen, hemos probado que para las combinaciones vA = 0V, vB= 5V; vA = 5V, vB= 0V; vA = 5V, vB =
puerta del transistor Mb es nula en el nudo N1 se cumple que I Di = I RG = -----------
- = --------------- 0 , por tanto la 5V uno ambos diodos conducen, el transistor Mb est conduciendo en hmica y el transistor Mt conduce en
RG RG
hiptesis sobre los diodo se confirma. Notese que por simetra en la Figura 3.3, en el caso de que ambos saturacin y por tanto la tensin de salida es 0,23V.
diodos conduzcan la corriente que circular por cada diodo ser da mitad de I Di que seguir siendo
Podemos ahora completar la Tabla 1. que resume el comportamiento elctrico para las cuatro
positiva. combinaciones de entrada pedidas:
Con anterioridad se ha obtenido V GSb = v i V , sustituyendo valores numricos se obtiene entonces Tabla 1:
V GSb = 4, 3V . Con este valor se tiene que Mb conduce puesto que se cumple V GSb > V Tb . vA(V) vB(V) vO(V)
Como intuimos que la etapa de salida se comporta como un inversor, supondremos que Mb conducir en su
2
0 0 4
V DSb
regin hmica. Por tanto se tendr I Db ( ohm ) = b ( V GSb V Tb )V DSb -----------
- , siempre que se cumpla 0 5 0,23
2
5 0 0,23
V DSb V GSb V Tb = 4V , o lo que es lo mismo, dado que V DSb = v O , v O 4V .
5 5 0,23
Por su parte la situacin de Mt no ha cambiado, al tener sus terminales de puerta y drenador
cortocircuitados, y por tanto V SGt = V SDt , si Mt conduce lo har en saturacin, puesto que siempre se A la vista de estos datos, si asuminos que 0V es un 0 lgico a la entrada y 5V es un 1 lgico a la entrada,
mientras que 4V es un 1 lgico a la salida y 0,23V es un cero lgico a la salida, la Tabla 1 corresponde a la
t 2 tabla de verdad de una puerta NOR. Por lo que concluimos que el circuito del problema realiza la funcin
cumplir V SDt > V SGt V Tt . As, se tendr que I Dt ( sat ) = I St ( sat ) = ---- ( V SGt V Tt ) siempre que
2 booleana NOR.
V SGt V Tt . Como de la malla M3 en el circuito de la Figura 3.3 se obtiene que v O = V DD V SDt , y
como V SDt = V SDt sustituyendo en la condicin de saturacin, sta se puede expresar en trminos de v O
como v O V DD V Tt = 4 .
Finalmente, como en el nudo N2 del circuito de la Figura 3.3 se ha de verificar la igualdad
I Dt ( sat ) = I Db ( ohm ) , resulta:
2
t 2 V DSb
I Dt ( sat ) = I Db ( ohm ) ---- ( V SGt V Tt ) = b ( V GSb V Tb )V DSb -----------
-
2 2
Como V SGt = V SDt = V DD v O , V GSB = v i V y V DSb = v O , sustituyendo resulta:
2
t 2 vO
I Dt ( sat ) = I DB ( ohm ) ---- ( V DD v O V Tt ) = b ( v i V V Tb )v O -----
-
2 2
Sustituyendo valores y operando, teniendo en cuenta que b = 8 t , resulta:

2
vO
----t ( 4 v O ) 2 = b 4v O -----
-
2 2
2
2 vO
( 4 v O ) = 16 4v O -----
-
2
2
9v O + 72 v O + 16 = 0 que tiene dos soluciones v O 7,77V
v O 0,23V
dado que se ha de verificar v O 4V la solucin buscada debe ser v O 0,23V
- 82 -
DISPOSITIVOS ELECTRNICOS. 6.- En el circuito inversor de la Figura 2:

INGENIERO TCNICO EN INFORMTICA DE SISTEMAS.
a) Determina el rango de valores de vi para los cuales el diodo Ds est en conduccin, mientras el
1 Curso Grupo A. transistor Q trabaja en su regin activa.
Examen convocatoria de Junio. Curso 06/07. Mlaga 13-6-2007. b) Determina tambin el valor de vo y la potencia aportada por la fuente VCC.
(3 puntos)
VCC
1.- Cita al menos tres familias lgicas e indica cules son sus principales rasgos distintivos. Dibuja tambin
DATOS
el circuito correspondiente a un inversor de cada una de ellas. (0.75 puntos)
Rc VCC = 5 V
DS RB =0,1M
+ RC = 10K
a) Qu es la movilidad de un portador de carga, y cul es su dependencia con la temperatura? Justifica
RB
DS modelo tensin umbral
adecuadamente la respuesta. vi Q
V=0.4V
vo VBEact = VBEon= VBEsat= 0.7V
b) Qu es la conductividad de un material y cul es su relacin con la movilidad de los portadores de
carga? Indica tambin cul es su relacin con la resistencia elctrica de dicho material _ VCEsat = 0.2V
(0.75 puntos) Figura 2 =100
3.- Dibuja el esquema bsico de un circuito rectificador de onda completa y justifica cualitativamente su
funcionamiento en trminos de su caracterstica de transferencia. (0.75 puntos)
4.- Describe brevemente el circuito electrnico que conforma la celda bsica de la memoria RAM esttica publicados el prximo 26 de Junio en los tablones oficiales del centro.
NMOS. Ilustra su funcionamiento indicando cmo se selecciona, y cmo se leen y se escriben en ella
cada uno de los valores lgicos. (0,75 puntos)
FORMULARIO:
Vd Vd -
+ - + V Id si Id 0
5.- En el circuito de la Figura 1, calcula los valores a la salida (Vo) y el consumo para cada uno de los valores Id V Id +
Vd - V
si Vd 0
ideal
de entrada Vi = 5V y Vi = 0V. Probar en cada caso cul es el estado de conduccin de los dispositivos
D
semiconductores. (Considerar el modelo tensin umbral para el diodo LED). C C D
G VT > 0
(4 puntos) B si V BE V BEon G si V GS V T
B
S
VDD E S D
E
DATOS
G VT < 0
D
R VDD = 5 V C
I D = --- ( V GS V T )
2
si IB 0 2 S
Mp R = 100k
IB IB si V GS V T
V CEsat G
V= 1.25V B y V CE
VBEON E
S y V DS V GS V T
Vi
+ VTn = 1.5 V
2
Mn VTp = 1 V C D V DS
Vo si IB 0 I D = ( V GS V T )V DS ---------
2
_ Mn = 20 A/V2 IB
VCEsat
si V GS V T
Mp = 75 A/V2 B y I B I C G
S
VBEONE y V
DS V GS V T
Figura 1
1 2
- 83 -
- 84 -
SOLUCIONES.
VDD
IDD
5.- En el circuito de la Figura 1, calcular los valores a la salida (Vo) y el consumo para cada uno de los VSGp+ + R VDD = 5 V
valores de entrada Vi = 5V y Vi = 0V. Probar en cada caso cul es el estado de conduccin de los - V
Mp SDp ID + VD R = 100k
dispositivos semiconductores. (Considerar el modelo tensin umbral para el diodo LED). IGp=0 -
IDp - V= 1.25V
VDD VTn = 1.5 V
VDD = 5 V Vi IDn
R = 100k
IGn=0 + + VTp = -1 V
R Mn
+ VDSn Vo Mn = 20 A/V2
Mp V= 1.25V - _
VGSn
- Mp = 75 A/V2
VTn = 1.5 V
Vi
+ VTp = 1 V Figura 1.1
Mn Vo Mn = 20 A/V2
_ Consideremos pues el caso en que Vi = 5V. El circuito que cabe esperar se muestra en la Figura 1.2.
Mp = 75 A/V2
Figura 1 VDD
IDD
VSGp+ +
Observando el circuito de la Figura 1 es fcil identificar que se trata de un inversor CMOS a cuyo terminal R VDD = 5 V
de salida Vo se ha conectado un diodo LED en serie con una resistencia conectada a su vez a la
- V
Mp SDp ID R = 100k
alimentacin VDD. Se pide analizar el circuito y calcular el valor de la tensin de salida y el consumo de IGp=0 - V
IDp V = 1.25V
potencia, cuando a la entrada Vi se aplican 5 y 0 voltios, los cuales, como es habitual, representaran al uno O
y cero lgico respectivamente. IDn
VTn = 1.5 V
Vi = VDD IGn=0 + + VTp = 1 V
Dado que el comportamiento del inversor CMOS ha sido estudiado en detalle en clase es fcil razonar as: Mn
+ VDSn Vo Mn = 20 A/V2
VGSn
- - _
- Para Vi = 5V (uno lgico a la entrada) la salida presentar un valor de tensin pequeo, asociado a un Mp = 75 A/V2
cero lgico (cero voltios en el caso en que el nudo de salida no est cargado). Dada la polarizacin que
tiene la rama formada por la resistencia y el diodo LED, ste podr conducir emitiendo luz. As cabe Figura 1.2
esperar que el transisto Mp est cortado, el transistor Mn conduzca en su regin hmica o lineal y que el
diodo LED conduzca. El transistor PMOS est cortado puesto que se tiene que V SGp = V DD V i = 0 < V Tp , mientras que el
- Para Vi = 0V (cero lgico a la entrada) la salida presentar un valor de tensin alto, asociado a un uno transistor NMOS conduce puesto que V GSn = V i = V DD > V Tn .
lgico (VDD en el caso en que el nudo de salida no est cargado). Dada la polarizacin que tiene la rama
formada por la resistencia y el diodo LED, ste estar cortado y no emitir luz. As cabe esperar que el Como ya se ha mencionado, cabe esperar que el transistor Mn conduzca en su regin lineal. En ese caso se
transistor Mn est cortado, el transistor Mp conduzca en su regin hmica o lineal y que el diodo LED tendr que cumplir V DSn V GSn V Tn , de donde resulta que V o V DD V Tn , y sustituyendo valores
no conduzca. V o 3,5V . Por supuesto, si esta condicin no se verifica Mn conducir en saturacin.
A continuacin analizaremos ambas situaciones y verificaremos estas hiptesis sobre el estado de
conduccin de los dispositivos electrnicos. Por otra parte, y dada la relacin que impone el nudo de salida O, se tiene que I Dn = I Dp + I D , y como
I Dp = 0 por estar el transistor Mp cortado, resulta que I Dn = I D . Esto es, la corriente que ha de conducir
En primer lugar resulta conveniente asignar nombre y polaridad a todas las variables del circuito sobre las el transistor Mn ser la corriente que circula por el diodo.
que se va a razonar. Estas son las que se muestran en la Figura 1.1: Las variables en configuracin fuente
comn de los transistores MOS: NMOS Mn (VGSn, VDsn e IDn) y PMOS Mp (VSGp VSDp, e IDp), y las
La corriente I D es fcil de calcular en funcin de V o puesto que sta es tambin la corriente que circula
variables tensin e intensidad del diodo LED (VD e ID). Adems, el esquema del circuito se ha completado
con una fuente independiente de tensin que representa a la variable de entrada del circuito. Por su parte la V DD ( V + V o )
por la resistencia R. De la ley de hm aplicada a R se tiene directamente que I D = --------------------------------------- .
variable IDD representa a la corriente que proporciona la fuente de alimentacin VDD. R
Ingeniero Tcnico en Informtica de Sistemas. Curso 1 Grupo A. Universidad de Mlaga. 3 Ingeniero Tcnico en Informtica de Sistemas. Curso 1 Grupo A. Universidad de Mlaga. 4
- 85 -
Por tanto, si suponemos que el transistor Mn trabaja en su regin lineal podemos escribir la siguiente Es claro que el transistor NMOS est cortado, puesto que se tiene que V GSn = V i = 0 < V Tn , mientras que
ecuacin:
el transistor PMOS conduce, puesto que V SGp = V DD V i = V DD > V Tp .
2
V DSn V DD ( V + V o )
I Dn ( ohm ) = I D Mn ( V GSn V Tn )V DSn -----------
- = --------------------------------------- Como ya se ha mencionado, en este caso cabe esperar que el transistor Mp conduzca en su regin lineal.
2 R
Por lo que se tendr que cumplir V SDp V SGp V Tp , y dado que V SDp = V DD V o , resulta que
V o V Tp . Sustituyendo valores V o 1V . Por supuesto, en caso de que esta condicin no se verifique
Como V GSn = V DD y V DSn = V O , sustituyendo resulta: Mp conducir en saturacin.
2
V V DD ( V + V o ) Por lo que respecta al diodo LED, si ste est cortado se ha de cumplir V D V . Del circuito se tiene
I Dn ( ohm ) = I D Mn ( V DD V Tn )V o -----o- = ---------------------------------------
2 R directamente que V D = V DD V o . Sustituyendo en la desigualdad anterior resulta pues que el diodo
estar cortado siempre que V o V DD V , y sustituyendo valores V o 3,75V .
2 1
Sustituyendo valores y operando, y dado que Mn R = 20AV 100K = 2V resulta:
2
Por tanto ambas hiptesis se cumplirn siempre que V o 3,75V .
V
( Mn R ) ( V DD V Tn )V o -----o- = V DD ( V + V o )
2 Por otra parte, y dada la relacin que impone el nudo de salida O, se tiene que I Dn = I Dp + I D , y como
2
V I Dn = 0 por estar el transistor Mn cortado, e I D = 0 por estar el diodo cortado, resulta que I Dp = 0 .
2 3,5V o -----o- = 3,75 V o
2
Esto es, esperamos que el transistor Mp conduzca en su regin lineal pero con corriente nula.
2 V O = 7,5V As se ha de cumplir:
V O 8 V O + 3,75 = 0 que tiene dos soluciones
V SDp
V O = 0,5V I Dp = Mp ( V SGp V Tp ) -----------
- V SDp = 0
2
dado que se ha de verificar V O 3,5V la solucin buscada es v O = 0,5V Como V SGp = V DD y V SDp = V DD V o , sustituyendo variables y eliminando el factor Mp 0 resulta:
Por lo que respecta al consumo se tiene ( V DD V o )

( V DD V Tp ) --------------------------
- ( V DD V o ) = 0
2
V DD ( V + V o )
P VDD = V DD I D = V DD --------------------------------------- = 5V 32,5A = 162,5W 1
R que tiene dos soluciones: V o = V DD y V o = ------ ( V DD 2V Tp ) .
2
Con los valores de VDD y VTP, la segunda solucin no cumple la condicin V o 3,75V , puesto que es
negativa, por lo que la solucin buscada es
Consideremos a continuacin Vi = 0V. El circuito que cabe esperar se muestra en la Figura 1.3.
V o = V DD
VDD
IDD
con lo que se confirman las hiptesis sobre el estado de conduccin de todos los dispositivos
semiconductores.
VSGp+ + VDD = 5 V
R
- R = 100k Finalmente, y dado que I DD = I Dp + I D = 0 , la potencia consumida en este caso es nula .
V
Mp SDp + VD
IGp=0 - ID = 0
IDp - V = 1.25V
O P V DD = V DD I D = 0
VTn = 1.5 V
IDn
VTp = 1 V
Vi = 0 IGn=0 + +
+
Mn
VDSn Vo Mn = 20 A/V2
VGSn
- - _
Mp = 75 A/V2
Figura 1.3
- 86 -
Solucin del Examen de Junio de Dispositivos Electrnicos. Curso Acadmico 06-07.
6.- En el circuito de la Figura 2: Es claro que c) se cumple, pues sustituyendo valores numricos en (3) se tiene que V CE = 0,3V > V CEsat
a) Determinar el rango de valores de vi para los cuales el diodo Ds est en conduccin, mientras el
transistor Q trabaja en su regin activa. Sumando (1) y (2) se tiene ( + 1 )I B = I RC + I RB (6)
y hacendo uso de (3) y sustituyendo (6), (4) y (5) resulta
b) Determinar tambin el valor de vo y la potencia aportada por la fuente VCC. V CC V CE v i V BEon V CC ( V BEon V ) v i V BEon
( + 1 )I B = -------------------------
- + ------------------------- = -----------------------------------------------
- + -------------------------
RC RB RC RB
VCC 1 V CC ( V BEon V ) v i V BEon
de donde I B = ----------------- -----------------------------------------------
- + ------------------------- (7)
VCC = 5 V ( + 1) RC RB
Rc
RB =0,1M y sustituyendo en (1)
DS v i V BEon V CC ( V BEon V ) v i V BEon v i V BEon V CC ( V BEon V )
1 1 (8)
- ----------------- -----------------------------------------------
- + ------------------------- = ----------------- ------------------------- ------------------------------------------------
RC = 10K I D = ------------------------
DS modelo tensin umbral S RB ( + 1) RC RB ( + 1) RB RC
+ V=0.4V
RB
vi Q VBEact = VBEon= VBEsat= 0.7V Si se han de verificar a) y b) entonces se han de cumplir simultneamente
VCEsat = 0.2V
vo V CC ( V BEon V ) v i V BEon RB
=100 ------------------------------------------------ + ------------------------- 0
RC RB
v i V BEon ------- ( V CC ( V BEon V ) )
RC
(9)
_
Figura 2 v i V BEon V CC ( V BEon V )
------------------------- ------------------------------------------------ 0 RB
a) Segn indica el enunciado, hay que estudiar el caso Q Activa y DS ON y determinar el rango de valores RB RC v i ---------- ( V CC ( V BEon V ) ) + V BEon
R C
(10)
de vi para el que esta situacin es posible. En primer lugar se asignar nombre y polaridad a las variables Sustituyendo valores numricos
que van a ser utilizadas en la resolucin del problema. Estas asignacin se recogen en la Figura 2.1. (9) v i 46,3V
VCC (10) v i 1,17V
VCC = 5 V IRC Rc se concluye que a), b) y c) se cumplen si: v i 1,17V

RB =0,1M DS modelo tensin umbral
DS
RC = 10K V=0.4V
_
IDS IC
+ VBEact = VBEon= VBEsat= 0.7V b) En este apartado se pide determinar el valor de vo y el consumo en las condiciones del apartado a).
RB + VDS +
VCEsat = 0.2V
vi Q VCE Como v o = V CE , de la ecuacin (3) se tiene que
IRB
IB + _ _ =100
VBE vo
v o = V BEon V = 0,3V
_
Figura 2.1
Se asume que V D S = V ;V BE = V BEon e I C = I B . El circuito resultante se muestra en la Figura 2.2. Por su parte la potencia aportada por la fuente VCC se obtiene, segn las variables empleadas en el anlisis
como P VCC = V CC I RC (11).
VCC Se tienen las siguientes condiciones:
V CC V CE
Si DS est en ON La corriente IRC se calcula a partir de la ecuacin (5) como I RC = -------------------------
- , por lo que sustituyendo en
IRC Rc se ha de cumplir: a) IDS 0 RC
VDS
M3 Si Q est en Activa (11) resulta
N2 se ha de cumplir: b) IB 0
IDS
c) V CE V CEsat V CC V CE
M1
IB + P VCC = V CC -------------------------- = 2,35mA
RB N1 + RC
VCE Del anlisis del circuito se tiene:
vi _
IRB
IB
vo N1: I B = I RB I D
S
(1)
VBEon
M2 N2: I B = I RC + I D
S (2)
_
M1: V CE = V BEon V (3)
v i V BEon
M2: I RB = ------------------------
- (4)
Figura 2.2 RB
V CC V CE
M3: I RC = -------------------------
- (5)
RC
Ingeniero Tcnico en Informtica de Sistemas. Curso 1 Grupo A. Universidad de Mlaga. 7 8
- 87 -
- 88 -
DISPOSITIVOS ELECTRNICOS. 3.- Para el inversor CMOS de la Figura 3:

a) Determinar el intervalo de valores de Vi para los que el transistor MP conduce en su regin de
saturacin mientras el transistor MN lo hace en su regin hmica. Justificar adecuadamente la
1 Curso Grupo A. respuesta.
b) Calcular el valor de vo y la potencia consumida para los valores de Vi extremo de dicho intervalo.
Examen convocatoria de Septiembre. Curso 06/07. Mlaga 5-9-2007.
(3 puntos)
VDD
1.- El circuito de la Figura 1 se ha probado en el laboratorio y se han realizado las medias que se muestran DATOS
en la tabla:
MP VDD = 5 V
VAC = 2V VBC = 4V I6 = 9mA
VTP = 1 V MP = 25 A/V2
A partir de estos datos: +
a) Determina el valor de las corriente I1 e I5 segn la polaridad indicada en la Figura 1. MN VTN = 1 V MN= 25 A/V2
Vi vO
b) Determina tambin el valor de las fuentes independientes V1 y V2.
c) Calcula la potencia consumida por el circuito e indica qu elemento o elementos del circuito la -
proporcionan. Figura 3
(2 puntos)
4.- Cita al menos tres tipos diferentes de diodos. Dibuja el simbolo que los representa como elemento de
I6 R6
Datos: circuito, e indica cules son sus principales rasgos distintivos, tanto en su estructura fsica como en su
R1=1k; R2=2k;R3=1k; comportamiento como elementos de circuito. (0.75 puntos)
R1 A R3 B R5 5.- Describe y caracteriza las diferentes componentes de la corriente elctrica que puede circular en un
R4=1k; R5=1k;R6=1k. material semiconductor. (0.75 puntos)
I1 I3 I5 6.- Dibuja el esquema bsico de un inversor CMOS y explica su funcionamiento en trminos del estado de
V2 conduccin de los transistores que lo forman. Indica sus principales ventajas frente a los inversores de
V1 R2 I2 I4 R4 la familia NMOS. (0.75 puntos)
7.- Qu es una memoria de acceso aleatorio. Cules son sus principales ventajas e inconvenientes frente a
una memoria de acceso secuencial. Cita algunos ejemplos de ambos tipos de memorias.
Figura 1 C (0,75 puntos)
2.- Del inversor RTL de la Figura2(a), y cuya caracterstica de transferencia (curva vo(va)), se esboza en la Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern publicados el
Figura 2(b), se han medido en el laboratorio sus niveles lgicos, habiendose obtenido los datos que prximo 19 de Septiembre en los tablones oficiales del centro.
recoge la tabla: FORMULARIO:
VIH = 0,912V VIL= 0,622V VOH= 3V VOL= 0,1V Vd Vd -
+ - + V Id si Id 0
A partir de estos valores determina: Vd -
a) Su margen de ruido NM.
Id V Id
ideal
+ V si
Vd 0
b) Su fan-out.
D
c) Los valores de los parmetros VBEon, VCEsat y del modelo del transistor bipolar Q (modelo que C D
C G
recoge el formulario al final del enunciado del examen). VT > 0
B
Justificar adecuadamente la respuesta. (2 puntos) S
E S D
E
VCC G
vo C
D VT < 0
2
DATOS IB 0 I D = --- ( V GS V T )
Rc si 2 S
VOH
VBEact = VBEon= VBEsat IB IB si V GS V T
V CEsat G
B y V CE
VCC = 3 V RBB + VBEON E
S y V DS V GS V T
RBB / RC = 5 Q
+ 2
va vo C D V DS
si IB 0 I D = ( V GS V T )V DS ---------
2
_ _ VOL VCEsat
IB
va G si V GS V T
Figura 2(b)
VIH B y I B I C
VBEONE S
DS V GS V T
Figura 2(a) VIL y V
1 2
- 89 -
- 90 -
SOLUCIONES. c) Para calcular la potencia consumida en un circuito hay que determinar que elementos consumen energa,
y sumar la contribucin de cada uno de ellos. Otra opcin es determinar que elementos aportan energa y
1.- El circuito de la Figura 1 se ha probado en el laboratorio y se han realizado las medias que se sumar la contribucin de cada uno de ellos, y dado que en un circuito se cumple el principio de
muestran en la tabla: conservacin de la energa, la potencia aportada ser igual a la potencia consumida.
VAC = 2V VBC = 4V I6 = 9mA
En el circuito de la Figura 1, formado por resistencias y fuentes independientes, es claro que la clave para
A partir de estos datos: el clculo de la potencia consumida est en determinar la potencia en las fuentes, puesto que las
a) Determina el valor de las corriente I1 e I5 segn la polaridad indicada en la Figura 1. resistencias de este circuito son siempre elementos pasivos.
c) Calcula la potencia consumida por el circuito e indica qu elemento o elementos del circuito la Para evaluar la potencia en las fuentes es necesario conocer la corriente que circula por ellas, para ello
proporcionan. asignaremos nombre y polaridad a estas variables segn ilustra la Figura 1.1, en la que se ha reproducido
en circuito de la Figura 1 aadiendo estas nuevas variables IV1 e IV2, junto con su polaridad, siguiendo el
I6 R6
Datos: criterio de elemento pasivo empleado en este curso; adems se ha dado nombre a los nudos que no se
R1=1k; R2=2k;R3=1k; haban nombrado con anterioridad en ella.
R1 A R3 B R5
R4=1k; R5=1k;R6=1k. I6 R6
Datos:
I1 I3 I5 R1=1k; R2=2k;R3=1k;
V2
R1 A R3 B R5
V1 R2 I2 I4 R4 D E R4=1k; R5=1k;R6=1k.
I1 I3 I5
V1 IV1 R2 I2 IV2 V2
Figura 1 C I4 R4
Los valores de corriente y tensin requeridos en este ejercicio son fciles de calcular directamente a partir
de las medidas proporcionadas y la aplicacin ordenada y racional de la ley de Ohm y de las leyes de
Kirchhoff.
Figura 1.1 C
V AC El clculo de IV1 e IV2 es directo:
a) Es claro que, dado que V AC = 2V , la corriente I2 resulta de la ley de Ohm: I 2 = --------- = 1mA ;
R2 - De aplicar la ley de Kirchhoff de corrientes al nudo D se tiene: I V1 = I 6 I 1 = 10mA .
V BC - De aplicar la ley de Kirchhoff de corrientes al nudo E se tiene: I V2 = I 5 I 6 = 15 mA .
mientras que, dado que V BC = 4V , la corriente I4 resulta igualmente: I 4 = --------- = 4mA . Por otra parte,
R4 A partir de estos valores se calcula la potencia en cada una de las fuentes independientes V1 y V2, PV1 y
V BA V BC V AC PV2 respectivamente:
la corriente I3 se puede calcular como: I 3 = --------
- = ------------------------- = 2mA .
R3 R3 - P V2 = V 1 I V1 = 10mW , lo que indica, segn el criterio de elemento pasivo empleado aqu, que
Una vez conocidas I2, I3 e I4 es fcil obtener las corrientes I1 e I5 requeridas en este apartado: es potencia consumida.
- De aplicar la ley de Kirchhoff de corrientes al nudo A se tiene: I 1 = I 2 I 3 = 1 mA . - P V2 = V 2 I V2 = 150 mW , lo que indica, segn el criterio de elemento pasivo empleado aqu,
que es potencia aportada.
- De aplicar la ley de Kirchhoff de corrientes al nudo B se tiene: I 5 = I 4 I 3 = 6 mA .
As pues la potencia consumida por el circuito es 150mW y es aportada nicamente por la fuente
b) Una vez calculados estos valores, es fcil calcular los valores de V1 y V2: independiente V2.
- Conocida I1 es directo calcular el valor de V1, puesto que aplicando la ley de Kirchhoff de tensiones
a la malla formada por las ramas que continen a la fuente V1 y a las resistencias R1 y R2 es posible El alumno puede verificar que se cumple que la potencia aportada coincide con la potencia consumida:
escribir la ecuacin: V 1 = R 1 I 1 + V AC , y sustituyendo valores V 1 = 1V . 6
- Conocida I5 es directo calcular el valor de V2, puesto que aplicando la ley de Kirchhoff de tensiones P V2 = P V1 + Ri Ii
a la malla formada por las ramas que continen a la fuente V2 y a las resistencias R5 y R4 es posible i=1
escribir la ecuacin: V 2 = R 5 I 5 + V BC , y sustituyendo valores V 2 = 10V .
Notese que el resultado obtenido es consecuente con el dato del enunciado que indica que I 6 = 9mA ,
V2 V1
puesto que de la ley de Ohm para R6 se tiene que cumplir que I 6 = -----------------
- , lo cual es cirerto con los
R6
valores que se han calculado.
- 91 -
2.- Del inversor RTL de la Figura2(a), y cuya caracterstica de transferencia (curva vo(va)), se esboza b) El problema del fan-out, o estimacin del mximo nmero (n, con n entero) de puertas lgicas que es
en la Figura 2(b), se han medido en el laboratorio sus niveles lgicos, habiendose obtenido los posible conectar a la salida, del inversor de la Figura 2(a), ha sido examinado en detalle en las
datos que recoge la tabla: Transparencias 17 y 18 del Tema 5 (pags. 199 y 200, y 215 y 216 del Manual 70, UMA).
V CC V IH R BB
En ella se obtine que: n ----------------------------- --------- , donde se observa que el fan-out depende de la tensin de
VIH = 0,912V VIL= 0,622V VOH= 3V VOL= 0,1V V IH V BEon R C
alimentacin VCC, del nivel lgico para el uno a la entrada VIH, de la tensin base-emisor en conduccin
A partir de estos valores determina: del transistor VBEon y de la razn de las resistencia de base y colector, RBB y RC respectivamente.
a) Su margen de ruido NM.
b) Su fan-out. Todos estos valores son proporcionados en el enunciado del problema salvo el de la tensin VBEon. Sin
c) Los valores de los parmetros VBEon, VCEsat y del modelo del transistor bipolar Q (modelo embargo debe ser conocido que para el circuito de la Figura 2(a) se tiene que V IL = V BEon (ver
que recoge el formulario al final del enunciado del examen).
Transparencia 17 o 18), por lo que este dato tambin es proporcionado en el enunciado del problema.
As pues, sustituyendo valores el fan-out estimado es n = 36 .
VCC
vo
DATOS c) Por lo que respecta al valor de los parmetros del transistor Q pedidos en este apartado tambin resulta
Rc
VOH conveniente recordar las Transparencias 17 y 18 del Tema 5 (pags. 199 y 200, y 215 y 216 del Manual 70,
UMA).
VCC = 3 V RBB + En primer lugar, como ya se ha indicado en el apartado anterior V IL = V BEon , por lo que
RBB / RC = 5 Q
+ V BEon = 0,662V .
va vo
_ _ VOL
Por otra parte, tambin debe ser conocido que, para el circuito de la Figura 2(a), V OL = V CEsat ; por lo
VIH va
Figura 2(a) Figura 2(b) VIL que V CEsat = 0,1V .
Por lo que respecta al valor del paremetro de Q, este puede obtenerse a partir de la expresin que
Los Niveles Lgicos de una puerta, o familia, lgica se definen como los valores de tensin elctrica que
representan a cada uno de los dos valores posibles de las variables booleana que se asocian tanto a la R BB
determina el valor de VIH en el circuito de la Figura 2(a) V IH = ---------- ( V CC V CEsat ) + V BEon ; de donde
entradas como a la salida del circuito electrnico que la implementa. Como ilustra la Figura 2(b), para este R C
circuito, los niveles lgicos, (VIL, VIH, VOL y VOH) coinciden los valores de abscisa y ordenada en los R BB V CC V CEsat
puntos que delimitan las fronteras de las diferentes regiones lineales en las que se descompone su es posible despejar con lo que se obtiene: = --------- -------------------------------- .
R C V IH V BEon
caracterstica de transferencia.
A partir de stos datos que son proporcionados en el enunciado de este ejercicio, es posible calcular Finalmente, sustituyendo valores resulta = 50 .
algunos de los parmetros de la puerta lgica y del transistor Q que se piden en el enunciado del problema.
a) El Margen de ruido de la puerta lgica, NM, se define como el mnimo valor de entre los mrgenes de
ruido para el cero (NM L ) y para el uno (NM H), NM=min(NM L y NM H); los cuales a su vez se definen a partir
de los niveles lgicos como:
Margen de ruido para el cero: NM L = V IL V OL

Margen de ruido para el uno: NM H = V OH V IH
As sustituyendo los valores medidos que proporciona la tabla resulta:
Margen de ruido para el cero: NM L = 0,522V

Margen de ruido para el uno: NM H = 2,088V
Con lo que el margen de ruido resulta : NM = 0,522V .
- 92 -
Solucin del Examen de Septiembre de Dispositivos Electrnicos. Curso Acadmico 06-07.
3.- Para el inversor CMOS de la Figura 3:

a) Determinar el intervalo de valores de Vi para los que el transistor MP conduce en su regin de
saturacin mientras el transistor MN lo hace en su regin hmica. Justificar adecuadamente la
respuesta.
b) Calcular el valor de vo y la potencia consumida para los valores de Vi extremo de dicho
intervalo.
VDD
DATOS
MP VDD = 5 V
VTP = 1 V MP = 25 A/V2
+
MN VTN = 1 V MN= 25 A/V2
Vi vO
-
Figura 3
La solucin detallada de este ejercicio podis consultarla en la pgina 347 y siguientes del Manual 70 de la
UMA.
Ingeniero Tcnico en Informtica de Sistemas. Curso 1 Grupo A. Universidad de Mlaga. 7
- 93 -
- 94 -
DISPOSITIVOS ELECTRNICOS. 6.- En el circuito de la Figura 2 se ha medido que la corriente que circula por la resistencia de colector RC
INGENIERO TCNICO EN INFORMTICA DE SISTEMAS. es de 470A:
1 Curso Grupo A. a) Prueba que el transistor Q est trabajando en su regin de saturacin.

b) Determina la corriente que circula por las dems ramas del circuito.
Examen convocatoria de Junio. Curso 07/08. Mlaga 11-6-2008. c) Determina el valor de la tensin de salida VO, la potencia aportada por la fuente VCC y la consumida
por la resistencia de emisor RE.
(3 puntos)
a) Qu representa el parmetro movilidad de un portador de carga y cul es su dependencia con la
temperatura? Justifica adecuadamente la respuesta. DATOS
b) Qu corriente es la que predomina en una unin P-N polarizada en directo? Justifica la respuesta. RC
VCC = 5 V
RB1
(0.75 puntos)
RB1 = 2K
2.- Responde brevemente a las siguientes cuestiones: RB2 = 2/3K
VCC
a) Dibuja un esquema y explica las principales caractersticas de la estructura fsica del transistor PNP. Q
RC = 9K
b) Qu es un transistor Schottky? Cita alguna de sus principales caractersticas y aplicaciones. RE = 1K
(0,75 puntos) +
RB2 RE VBEsat= 0.63V
3.- Responde brevemente a las siguientes cuestiones: Vo VCEsat = 0.2V
a) Dibuja de forma esquemtica y explica la estructura fsica de un transistor PMOS de acumulacin. _
Muestra tambin mediante un dibujo y explica cul es la situacin en el canal cuando dicho transistor =100
Figura 2
entra en saturacin.
b) Dibuja el esquema del inversor bsico de la familia lgica CMOS. Explica su funcionamiento
indicando los valores de tensin esperados en el terminal de salida, el estado de conduccin de los
transistores que lo forman y el consumo de potencia, para cada uno de los dos posibles valores
lgicos de entrada.
(1 punto)
a) Cules son las principales semejanzas y diferencias entre los sistemas que representan los trminos Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern
RAM esttica y RAM dinmica. publicados el prximo 16 de Junio en los tablones oficiales del centro.
b) Dibuja el esquema y describe brevemente el circuito electrnico que conforma la celda bsica de la
memoria RAM esttica NMOS. Ilustra su funcionamiento indicando cmo se selecciona una celda, y
cmo se lee y se escribe en ella cada uno de los valores lgicos.
(1 punto) FORMULARIO:
5.- En la Figura 1 se muestra un circuito formado por un inversor NMOS al que se ha conectado a su
terminal de salida dos diodos LED. Se ha comprobado que para Vi = 0V, el diodo D1 se ilumina, +
Vd
- +
Vd - V Id Id 0
si
mientras que el diodo D2 permanece apagado. En esta situacin: Vd -
a) Indica cul es el estado de conduccin de cada uno de los dispositivos electrnicos. Justifica tu
Id V Id
ideal
+ V
si Vd 0
respuesta comprobando que se cumplen las condiciones del modelo empleado para representar el
D
estado de cada uno de ellos. (Considerar el modelo tensin umbral para los diodos LED). C D
C G
b) Determina el valor de la tensin en el nudo de salida Vo VT > 0
B
c) Determina el consumo de cada uno de los elementos del circuito y verifica que la suma de estos S
coincide con la potencia aportada por la fuente VDD. E S D
E
(3.5 puntos) D
G VT < 0
C 2
VDD DATOS IB 0 I D = --- ( V GS V T )
VDD = 5 V si 2 S
R = 4k
IB IB si V GS V T
V CEsat G
M2 B y V CE
VD1= 1.2V VBEact E
S y V DS V GS V T
+ VD2= 2.25V 2
C D V DS
VT1 = 1 V si IB 0 I D = ( V GS V T )V DS ---------
2
D1 D2 VCEsat
Vi M1 Vo VT2 = -1 V IB
G si V GS V T
R M1 = 100 A/V2
B y I B I C
VBEsatE S
DS V GS V T
_ y V
Figura 1 M2 = 200 A/V2
1 2
- 95 -
- 96 -
SOLUCIONES. Antes de seguir con el razonamiento, para ser ms precisos y escribir las correspondientes ecuaciones
conviene poner nombre y dar polaridad a las diferentes variables del circuito que van a ser utilizadas en la
argumentacin. De resultas se tiene el esquema de la Figura 1.1, donde adems se ha sustituido el
5.- En la Figura 1 se muestra un circuito formado por un inversor NMOS al que se ha conectado a su transistor M1 por su modelo de corte, dado que parece claro que ese es su estado, y cada uno de los diodos
terminal de salida dos diodos LED. Se ha comprobado que para Vi = 0V, el diodo D1 se ilumina, LED por el correspondiente modelo tensin umbral, segn el estado de conduccin que segn el
mientras que el diodo D2 permanece apagado. En esta situacin: razonamiento que seguimos, se les presupone. Se han identificado tambin los nudos N1 y N2 a los que
a) Indica cul es el estado de conduccin de cada uno de los dispositivos electrnicos. Justifica tu posteriormente se hace referencia.
respuesta comprobando que se cumplen las condiciones del modelo empleado para representar el -IDD VDD
DATOS
estado de cada uno de ellos. (Considerar el modelo tensin umbral para los diodos LED). + VDD = 5 V
b) Determina el valor de la tensin en el nudo de salida Vo M2 VDS2 R = 4k
c) Determina el consumo de cada uno de los elementos del circuito y verifica que la suma de estos +
coincide con la potencia aportada por la fuente VDD.
VGS2
- -IDM2 VD1= 1.2V
VD2= 2.25V
N1
VT1 = 1 V
IDM1
ID1
+ +
VDD DATOS V1 VT2 = -1 V
VDD = 5 V +
VD2
N2 - V M1 = 100 A/V2
R = 4k Vi=0V +
M1
VDS1 IR o
M2
VD1= 1.2V VGS1
- - R
_ M2 = 200 A/V2
+ VD2= 2.25V
VT1 = 1 V Figura 1.1
D1 D2 As pues, una vez designadas las variables con las que se va a trabajar, a continuacin vamos a justificar de
Vi M1 Vo VT2 = -1 V
forma analtica y cuantitativa el estado de los diferentes dispositivos semiconductores:
R
_ M1 = 100 A/V2
M2 = 200 A/V2 - Que M1 est cortado es claro dado que V GS1 = V i = 0 < V T1 , que es la condicin de corte para el
Figura 1
modelo de transistor empleado.
- Por su parte, que D2 est cortado tambin es fcil de verificar puesto que podemos escribir
Como indica el enunciado, el circuito de la Figura 1 representa a un inversor NMOS a cuyo terminal de V D2 = V 1 < V 2 , que es la condicin de corte para D2 con el modelo aqu empleado.
salida Vo se ha conectado un circuito formado por dos diodos LED conectados en paralelo, conectados a
tierra a travs de una resistencia R. Se pide analizar el circuito cuando la entrada Vi est al valor 0V, para - Para justificar que el diodo D1 conduce es necesario verificar que la corriente I D1 es positiva, esto es,
as determinar el estado de los dispositivos semiconductores, calcular el valor de la tensin de salida Vo y
I D1 > 0 , dado que sabemos que este diodo est iluminado. Del circuito de la Figura 1.1 es claro que,
el consumo de potencia de cada elemento. Por ltimo se pide realizar el correspondiente balance
energtico. Como informacin adicional se indica que en esta situacin el diodo D1 se ilumina, mientras como por el nudo N2 se cumple que I D1 = I R , se tiene que V o = V 1 + RI D1 (1),
que el diodo D2 est apagado. V o V 1
o bien despejando el valor de la corriente que I D1 = --------------------
- (2);
R
Esta ltima informacin sugiere comenzar el razonamiento suponiendo el diodo LED D1 est en
lo que lleva a que, si D1 conduce, se tendr que cumplir que V o > V 1 (3).
conduccin, mientras que el diodo LED D2 est cortado; circunstancia que es fcil de probar, empleando el
modelo de tensin umbral y observando la diferencia de valor que en este parmetro presentan ambos - Por lo que respecta a M2, sabemos que ha de conducir siempre, puesto que en este circuito
diodos, como se har posteriormente.
V GS2 = 0 > V T2 . Esta corriente, que ha sido denominada I DM2 en la Figura 1.1, es tambin la que ha
Por otra parte, el comportamiento del inversor NMOS debe ser familiar, puesto que ha sido estudiado en de circular por el diodo D1, puesto que el nudo N1 del circuito impone la condicin I D1 = I DM2 (4).
detalle en clase, por lo que tambin es fcil razonar as:
El que M2 conduzca en su regin de saturacin o en su regin hmica depender de cul de las
- Para Vi = 0V (cero lgico a la entrada) el transistor M1 est cortado, mientras que el transistor M2 siguientes relaciones se cumpla en el circuito:
siempre conduce, dado que se trata de un transistor NMOS de empobrecimiento con sus terminales de -) Si M2 conduce en saturacin se ha de cumplir V DS2 V GS2 V T2 , esto es V DS2 V T2 , o,
puerta y fuente cortocircuitados. Adems, en este caso, a diferencia del estudiado en clase, en el que M2
deba conducir una corriente nula, el transistor M2 debe proporcionar la corriente que circula por el teniendo en cuenta que V DS2 = V DD V o , en trminos de la tensin de salida: V o V DD + V T2 (5).
diodo D1, que es el que conduce, segn el esquema de conexin de la Figura 1. El que el transistor M2
trabaje en su regin hmica o en su regin de saturacin depender de la magnitud de esa corriente, que -) Si M2 conduce en hmica se ha de cumplir V DS2 V GS2 V T2 , esto es V DS2 V T2 , o, teniendo
ser la que determine el valor de la tensin de salida Vo. en cuenta que V DS2 = V DD V o , en trminos de la tensin de salida: V o V DD + V T2 (6).
- 97 -
Si sustituimos valores nmericos encontramos que: La respuesta al apartado b) ya se ha obtenido al justificar el estado de los dispositivos en el apartado a),
-) Si M2 conduce en saturacin se tendr de cumplir V o 4V (7). esto es:
-) Si M2 conduce en hmica se tendr de cumplir V o 4V (8). V o = V 1 + RI D1 = 1,2V + 4k 100A = 1,6V
El valor de V o se puede obtener de la expresin (1), teniendo en cuenta la condicin (4) impuesta por el Para responder al apartado c) en primer lugar hay que calcular la potencia consumida en cada uno de los
elementos del circuito:
nudo N1. Este valor ser mayor cuanto mayor sea la corriente I DM2 . Para un transistor MOSFET, esta
corriente es mxima cuando trabaja en saturacin, en cuyo caso no depende de su tensin drenador-fuente, - Para D1, puesto que conduce, se tendr P D1 = V D1 I D1 = 1,2V 100A = 0,12mW
o lo que en este caso es lo mismo, no depende de V o . - Para D2, puesto que est cortado, se tendr P D2 = V D2 I D2 = 1,2V 0A = 0,0mW
Supondremos pues en primer lugar que M2 trabaja en saturacin y calcularemos V o a partir de (1), y a 2 2
- Para R, puesto que D1 conduce, se tendr P R = R I D1 = 4k ( 100A ) = 0,04mW
continuacin comprobaremos si se cumple (7).
- Para M1, puesto que no conduce se tendr P M1 = V DS1 I DM1 = 1,6V 0A = 0mW
Si suponemos que M2 trabaja en saturacin. Dado que en nuestro circuito V GS2 = 0 , obtenemos: - Para M2, puesto que conduce se tendr P M2 = V DS2 I DM2 = 3,4V 100A = 0,34mW
M2 2 M2 2
I DM2 ( sat ) = --------- [ ( V GS2 V T2 ) ] = --------- [ ( V T2 ) ] = 100A
2 2
Si ahora sustituimos este valor en (1) resulta: En total resulta un consumo de 0,5mW.
V o = V 1 + RI D1 = 1,2V + 4k 100A = 1,6V
Puesto que la corriente proporcionada por la fuente de alimentacin VDD es I DD = I DM2 , la potencia
con lo que es claro que (7) se cumple, esto es, verificamos que M2 trabaja en saturacin. Adems este
aportada por sta resulta ser ,
valor de V o verifica tambin la condicin (3), necesaria para justificar que D1 conduce.
P V DD = V DD I DD = 5V 100 A = 0,5 mW
Por tanto resumiendo tenemos: que coincide en valor absoluto, como debe de ser, con la potencia consumida por el circuito.
- D1 conduce, puesto que se cumple I D1 = I DM2 ( sat ) = 100A > 0 .
- D2 est cortado, puesto que V D2 = V 1 < V 2 .
- M1 est cortado, puesto que V GS1 = V i = 0 < V T1 .
- M2 conduce en su regin de saturacin, puesto que V DS2 = V DD V o = 3,4V > 1 = V T2 .
As hemos dado cumplida respuesta al apartado a) del enunciado de esta pregunta.
Por otra parte, a fin de completar la solucin del examen, vamos a comprobar qu ocurre si se supone que
M2 trabaja en su regin hmica:
Se tratar de calcular V o y ver si se cumple la condicin (6), y por tanto (8). Al igual que se ha razonado
ms arriba, para obtener V o se utiliza la expresin (1), mejor en este caso la (2), donde I D1 ha sido
despejada, junto con la condicin que proporciona el nudo N1 I D1 = I DM2 ( ohm ) . Tras sustituir las
correspondientes expresiones se tiene:
2
V o V 1 V DS2
I D1 = --------------------
-=I = M2 ( V GS2 V T2 )V DS2 -----------
-
R DM2 ( ohm ) 2
2
V o V 1 ( V DD V o )
--------------------- = ( V T2 ) ( V DD V o ) -----------------------------
-
R M2 2
operando se llega a:
1 2V
V o 2 V DD + V T2 ------------- V o + V DD + 2V T2 V DD -------------1 = 0
2 2
R R
M2 M2
y sustituyendo valores, a la ecuacin:
2
5,5V o + 12 = 0
Vo
cuyas raices son complejas. Con lo que se concluye que M2 no puede estar trabajando en su regin
hmica.
- 98 -
Solucin del Examen de Junio de Dispositivos Electrnicos. Curso Acadmico 07-08.
6.- En el circuito de la Figura 2 se ha medido que la corriente que circula por la resistencia de Con estos resultados, es claro que tanto a) como b) se verifican:
colector RC es de 470A: a) I B = 0,1mA > 0 , y b) I B = 10mA > 0,47mA = I C , por tanto queda probado que Q trabaja en
saturacin.
a) Prueba que el transistor Q est trabajando en su regin de saturacin.
b) Determina la corriente que circula por las dems ramas del circuito. b) En el apartado anterior hemos calculado I B , I B1 e I B2 ; faltara por calcular la corriente de emisor I E y
c) Determina el valor de la tensin de salida VO, la potencia aportada por la fuente VCC y la
consumida por la resistencia de emisor RE. la corriente en la fuente I CC .
I E se obtiene de la ecuacin del nudo N3: I E = I B + I C = 0,57mA .
DATOS I CC se obtiene de la ecuacin del nudo N2: I CC = ( I B1 + I C ) = 2,37mA .
RC
RB1 VCC = 5 V
RB1 = 2K En resumen la respuesta a este apartado es:
VCC RB2 = 2/3K
Q I B = 0,1mA , I B1 = 1,9mA , I B2 = 1,8mA , I E = 0,57mA e I CC = 2,37mA .
RC = 9K
RE = 1K
RB2 RE
+ VBEsat= 0.63V
Vo VCEsat = 0.2V c) La tensin de salida se obtiene como V o = R E I E = 0,57V .
_
=100
Figura 2 La potencia aportada por la fuente VCC resulta P V CC = V CC I CC = 5V -2,37mA = 11,85 mW
a) Para probar que Q trabaja en saturacin emplearemos el circuito de la Figura 2.1 en el que se ha La potencia consumida por la resistencia RE P RE = V o I E = 0,57V 0,57mA = 0,3249mW
sustituido Q por el correspondiente modelo en saturacin, y se ha asignado nombre y polaridad a las
variables de circuito que van a ser utilizadas en el razonamiento y los clculos que siguen.
N2 DATOS
IC RC
RB1 IB1 VCC = 5 V
M4
ICC M1 RB1 = 2K
VCC RB2 = 2/3K
IB VCEsat
M2 Q RC = 9K
N1 N3 RE = 1K
RB2
IB2 VBEON + VBEsat= 0.63V
RE
M3 IE Vo VCEsat = 0.2V
_
=100
Figura 2.1
Para que el transistor Q est conduciendo en su regin de saturacin se han de cumplir las siguientes
condiciones:
a) I B 0
b) I B I C
La corriente de colector I C es conocida, puesto que coincide con la corriente que circula por la resistencia
RC, que es proporcionada en el enunciado del problema: I C = 470A = 0,47mA , por tanto para
verificar ambas condiciones habr que calcular el valor de I B .
I B puede calcularse de la ecuacin del nudo N1: I B = I B1 I B2 (1)
Dado que la corriente de colector I C es conocida, I B1 puede calcularse directamente de la ecuacin de la
R C I C + V CEsat V BEon
malla M1: I B1 = ------------------------------------------------------
- = 1,9mA .
R B1
V CC R B1 I B1
Conocida I B1 , I B2 puede calcularse de la ecuacin de la malla M2: I B2 = --------------------------------
- = 1,8mA .
R B2
Por tanto de (1) se tiene I B = 0,1mA .
- 99 -
- 100 -
DISPOSITIVOS ELECTRNICOS. 3.- Explica brevemente, mediante un esquema y de forma cualitativa, cmo se comporta una unin de
materiales semiconductores de tipo P y de tipo N en funcin de la polarizacin externa aplicada a
ambos lados de la unin. Justifica dicho comportamiento en trminos del campo elctrico en la unin y
1 Curso Grupo A. la corriente de portadores (electrones y huecos) presentes en cada uno de dichos materiales
semiconductores y que pude circular por dicha unin. (1 punto)
Examen convocatoria de Septiembre. Curso 07/08. Mlaga 3-9-2008.
4.- Indica cules son las diferentes regiones de funcionamiento de un transistor bipolar (pnp o npn).
1.- El circuito electrnico cuyo esquema se muestra en la Figura 1b es una realizacin con transistores BJT Explica, sobre un esquema de su estructura fsica y de forma cualitativa, cules son las condiciones de
y MOSFET del sistema electrnico digital de la Figura 1a: polarizacin y cmo funciona un transistor npn en cada una de ellas. (1 punto)
a) Analiza dicho circuito y calcula los valores de tensin sealados como VA y VO, as como el
consumo de potencia para cada uno de los dos valores de tensin a la de entrada: Vi = VDD y Vi = 0V. 5.- Cules son las principales diferencias entre un transistor NMOS y un transistor PMOS, ambos de
b) Determina el rango de valores de tensin de entrada Vi para los que el diodo LED est iluminado. enriquecimiento, en cuanto a su estructura fsica y en cuanto a su funcionamiento como elemento de
circuito? (1 punto)
Nota: En cada uno de los apartados anteriores, y en cada caso, indica y justifica adecuadamente el estado
de conduccin de todos los dispositivos semiconductores. Utiliza para el diodo LED el modelo tensin 6.- Responde brevemente a las siguientes cuestiones:
umbral del diodo. (4 puntos) a) Dibuja y describe el esquema bsico genrico de una memoria ROM. Indica cmo est almacenada
en ella la informacin.
b) Dibuja como ejemplo el esquema de una ROM - Matriz NOR, hecha con transistores NMOS de
+ + tamao 22x2 bits.
c) Explica los diferentes tipos, mtodos y dispositivos empleados para obtener memorias ROM
Vi D VO reconfigurables.
_ _ (1 punto)
a)
VDD DATOS Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern
VDD=5V
publicados el prximo 16 de Septiembre en los tablones oficiales del centro.
RB=10K
RC
Tambin podrn ser consultadas en el
RC=6K RD=12K
M2
V=1.4V
RB
Q
+ + VBEact=VBEon=VBEsat=0.7V FORMULARIO:
+ D M1 VO VCEsat=0.2V
VA Vd Vd -
Vi Q=60
+ - + V Id si Id 0
_ _ RD _ Vd -
VTM1= VTM2=1.5V
Id V Id
ideal
+ V si
Vd 0
M1=M2=50A/V2 D
b) C C D
Figura 1 G VT > 0
B
2.- En el circuito de la Figura 2: S
E S
a) Calcula el valor de la resistencia Rx sabiendo que I = 1mA. E D
b) Calcula y dibuja los correspondientes circuitos equivalentes Thevenin y Norton desde los terminales C
D
2
G VT < 0
marcados como A(+) y B(-). (2 puntos) si IB 0 I D = --- ( V GS V T )
2 S
IB IB si V GS V T
V2 V CEsat G
B y V CE
R1 Rx B VBEact E
S y V DS V GS V T
Datos: V2=7V; R1=1k;
2
R2=2k; R3=3k. C D V DS
I R3 si IB 0 I D = ( V GS V T )V DS ---------
R2 VCEsat
2
IB
G si V GS V T
B y I B I C
A VBEsatE S y V
DS V GS V T
Figura 2
1 2
- 101 -
- 102 -
SOLUCIONES. caso. Esto es, en este apartado se pide analizar el circuito para dos valores concretos de las entrada, que se
corresponden con valores de tensin comnmente asignados como uno y cero lgico a la entrada de un
1.- El circuito electrnico cuyo esquema se muestra en la Figura 1b es una realizacin con circuito digital.
transistores BJT y MOSFET del sistema electrnico digital de la Figura 1a:
a) Analiza dicho circuito y calcula los valores de tensin sealados como VA y VO, as como el Por otra parte, en el apartdo b) se pide identificar el intervalo de valores de entrada que hacen que el diodo
consumo de potencia para cada uno de los dos valores de tensin a la de entrada: Vi = VDD y LED est iluminado. En el circuito de la Figura 1b) esto es equivalente a estudiar la caractristica de
Vi= 0V. transferencia del inversor RTL, con el diodo LED conectado a su salida, prescindiendo del inversor
b) Determina el rango de valores de tensin de entrada Vi para los que el diodo LED est CMOS, dado que por su terminal de entrada no circula corriente, y determinar el valor de Vi , tal que
iluminado. V A = V , puesto que ste es el valor mnimo de VA necesario para que el diodo pueda conducir.
En base a estos argumentos, pasamos analizar el circuito y responder a los diferentes apartados del
Nota: En cada uno de los apartados anteriores, y en cada caso, indica y justifica adecuadamente el enunciado.
estado de conduccin de todos los dispositivos semiconductores. Utiliza para el diodo LED el modelo
tensin umbral del diodo. a) Consideramos pues en primer lugar el caso del apartado a) en el que Vi = VDD.
En este caso se tiene un uno lgico a la entrada del inversor RTL, lo que supondr un cero lgico a su
salida, con lo que el diodo LED debera estar cortado. Este valor supone tambin un cero lgico a la
+ + entrada del inversor CMOS, lo que supondr un uno lgico a su salida.
Vi D VO Del conocimiento cualitativo que se tiene del funcionamiento de los inversores RTL y CMOS cabe esperar
_ _ que los diferentes dispositivos electrnicos en el circuito de la Figura 1b) se encuentren en el siguiente
estado de conduccin:
a)
VDD DATOS - ) Q trabaja en su regin de saturacin
- ) D trabaja en corte
VDD=5V RB=10K - ) M1 trabaja en su regin de corte
RC RC=6K RD=12K - ) M2 trabaja en su regin hmica.
M2
V=1.4V Analizarmos pues el circuito para verificar que en l se cumplen las condiciones que justifican esta
RB situacin. El circuito de la Figura 1.1 reproduce el esquema de la Figura 1b) en el que se ha sutituido cada
+ + VBEact=VBEon=VBEsat=0.7V
Q elemento por el modelo correspondiente en el estado de conduccin considerado. En dicha figura se ha
+ D M1 VO VCEsat=0.2V
VA asignado tambin nombre y polaridad a cada una de las variables que van a ser utilizadas en el anlisis y
Vi _ RD _
Q=60 posterior argumentacin.
_
VTM1= VTM2=1.5V VDD
b) M1=M2=50A/V2 DATOS
Figura 1 VSGM2 + +
RC IRC _ VDD=5V
Como sugiere el enunciado con la Figura 1a), el circuito elctrnico de la Figura 1b) est formado un RB=10K
M2 VSDM2
inversor RTL cuyo terminal de salida est conectado a la entrada un inversor CMOS, y a un diodo LED. El _ RC=6K RD=12K
funcionamiento de este sistema desde el punto de vista de un circuito digital, es facil de imaginar: dado que IDM2(ohm)
se trata de dos etapas inversoras: el sistema propaga a la salida el valor lgico presente a su entrada. Por su IC IDM1
V=1.4V
parte, se espera que el diodo LED se ilumine cuando la salida del inversor RTL proporcione un valor de Q + +V + VBEact=VBEon=VBEsat=0.7V
tensin suficientemente alto, esto es, mayor que el valor V de dicho diodo LED, con lo que dicho RB IB _ D +
elemento estar en conduccin y por tanto se iliminar; en caso contrario el diodo LED permanecera VCEsat =VA + M
VGSM1 1 VDSM1= VO
VCEsat=0.2V
apagado; con lo que puede decirse que el diodo LED acta de indicador o testigo del estado lgico en ese + VBEsat ID
RD
_ _ Q=60
Vi=VDD
punto de conexin, iluminado si uno lgico, apagado en caso contrario. _ _ _ VTM1= VTM2=1.5V
M1=M2=50A/V2
El comportamiento cualitativo tanto del inversor RTL, como del inversor CMOS es conocido, puesto que
ejemplos de ambos han sido analizados en clase, por lo que debe ser facil para el alumno razonar cual debe Figura 1.1
de ser el estado de cada uno de los dispositivos electrnicos del circuito de la Figura 1b) para cada una de Para justificar el estado de los dispositivos elctrnicos verificamos que se cumplen las condiciones:
las situaciones que se pide analizar en el enunciado del problema.
Q en saturacin: a) I B 0 M1 en corte: d) V GSM1 V TM1
As, en el apartado a) se pide analizar el circuito y determinar los valores concretos de tensin en dos de los b) I B I C M2 en hmica: e) V SGM2 V TM2
nodos de ese circuito: la salida del inversor RTL (VA) y la salida del inversor CMOS (VO), para los dos f) V SDM2 < V SGM2 V TM2
D en corte: c) V D < V
pasibles valores de entrada Vi = VDD y Vi = 0V. Se pide tambin evaluar el consumo de potencia en cada
- 103 -
V DD V BEsat A continuacin analizarmos el circuito para verificar que en l se cumplen las condiciones que justifican
-) a) se cumple, puesto que I B = -------------------------------
- = 0.43mA > 0 . esta situacin. El circuito de la Figura 1.2 reproduce el esquema de la Figura 1b) en el que se ha sutituido
RB
cada elemento por el modelo correspondiente en el estado de conduccin considerado. En dicha figura se
V DD V CEsat ha asignado tambin nombre y polaridad a cada una de las variables que van a ser utilizadas en el anlisis
-) b) se cumple, dado que I C = -------------------------------
- = 0.8mA (1), y por tanto I B = 25.8mA > I C .
RC y posterior argumentacin.
-) c) se cumple, puesto que V = 1.4V y V D = V A = V CEsat = 0.2V (2). VDD
DATOS
-) d) se cumple, puesto que V TM1 = 1.5V y V GSM1 = V A = V CEsat = 0.2V . + +
IRC VSGM2
-) e) se cumple, puesto que V TM2 = 1.5V y V SGM2 = V DD V A = 4.8V (3). RC _ VDD=5V RB=10K
M2 VSDM2
-) f) se ha de cumplir, puesto que como se cumple e), M2 tiene que conducir; pero M2 no puede _ RC=6K RD=12K
conducir en saturacin. Si M2 condujese en saturacin se tendra que cumplir IDM2
M2 IC IDM1(ohm)
V=1.4V
2
I DM2 ( sat ) = --------- ( V SGM2 V TM2 ) = 0 , puesto que M1 est cortado y del nudo de salida del + + + VBEact=VBEon=VBEsat=0.7V
2 V +
RB IB Q VCE =V
circuito de la Figura 1.1, se tiene que I DM2 = I DM1 = 0 . Pero eso es imposible para el valor de A + M1 VDSM1= VO VCEsat=0.2V
+ _ _ V
GSM1
+ ID _ _ Q=60
V SGM2 calculado en (3). Por tanto M2 ha de conducir en hmica y f) tiene que cumplirse. Vi= 0V VBE RD
Dado que hemos demostrado que M2 ha de trabajar en su regin hmica, la ecuacin _ _ _ VTM1= VTM2=1.5V
M1=M2=50A/V2
2
V SDM2
I DM2 ( ohm ) = M2 ( V SGM2 V TM2 )V SDM2 ---------------- = 0 debe tener una solucin compatible con Figura 1.2
2 Para justificar el estado de los dispositivos elctrnicos verificamos que se cumplen las condiciones:
la condicin f). Esta solucin es V SDM2 = 0 (4).
Q en corte: g) V BE < V BEon M2 en corte: i) V SGM2 V TM2
As pues, hemos verificado que el estado de los diferentes dispositivos electrnicos es el que habamos M1 en hmica: j) V GSM1 V TM1
supuesto, por tanto ahora podemos responder a las cuestiones que plantea el apartado a) en este caso: k) V DSM1 V GSM1 V TM1
D conduce: h) I D 0
- El valor de tensin VA ha sido calculado en la expresin (2), por tanto V A = 0.2V . -) g) se cumple, puesto que V BE = 0 .
V DD V
- El valor de VO puede obtenerse del circuito de la Figura 1.1 como V O = V DD V SDM2 y dado el -) h) se cumple, dado que I D = I RC = ---------------------
- = 0.2mA (5).
RC + RD
resutado obtenido en (4), se tiene que V O = V DD , que corresponde con el uno lgico a la salida que
-) i) se cumple, puesto que V TM2 = 1.5V , V A = V + I D R D = 3.8V y V SGM2 = V DD V A = 1.2V .
se esperaba.
-) j) se cumple, puesto que V TM1 = 1.5V y V GSM1 = V A = 3.8V (6).
- Por lo que respecta a la potencia consumida, sta ha de coincidir en valor absoluto con la potencia -) k) se ha de cumplir, puesto que como se cumple j), M1 tiene que conducir; pero M1 no puede
proporcionada por la fuente VDD. Dado que por el inversor CMOS no circula corriente conducir en saturacin. Si M1 condujese en saturacin se tendra que cumplir
I DM2 = I DM1 = 0 , la nica corriente que ha de proporcionar la fuente VDD es la corriente de M1 2
I DM1 ( sat ) = --------- ( V GSM1 V TM1 ) = 0 , puesto que M2 est cortado y del nudo de salida del
colector del transistor Q, IC que ha sido calculada en (1); por lo tanto la potencia consumida por el 2
circuito de la Figura 1.1, se tiene que I DM2 = I DM1 = 0 . Pero eso es imposible para el valor de
circuito en este caso es puede obtenerse como P VDD = I C V DD = 4mW .
V GSM1 calculado en (2). Por tanto M1 ha de conducir en hmica y k) tiene que cumplirse.
Consideramos a continuacin el caso del apartado a) en el que Vi = 0V. Dado que hemos demostrado que M1 ha de trabajar en su regin hmica, la ecuacin
2
En este caso se tiene un cero lgico a la entrada del inversor RTL, lo que supondr un uno lgico a su V DSM1
I DM1 ( ohm ) = M1 ( V GSM1 V TM1 )V DSM1 ---------------
- = 0 debe tener una solucin compatible con
salida, con lo que el diodo LED debera conducir y por tanto estar iluminado. Este valor supone tambin 2
un uno lgico a la entrada del inversor CMOS, lo que supondr un cero lgico a su salida. la condicin k). Esta solucin es V DSM1 = 0 (7).
Del conocimiento cualitativo que se tiene del funcionamiento de los inversores RTL y CMOS cabe esperar
el siguiente estado de conduccin de los diferentes dispositivos electrnicos de la Figura 1b): As pues, hemos verificado que el estado de los diferentes dispositivos electrnicos es el que habamos
- ) Q trabaja en su regin de corte supuesto, por tanto ahora podemos responder a las cuestiones que plantea el apartsado a) en este caso:
- ) D conduce
- ) M1 trabaja en su regin hmica - El valor de tensin VA ha sido calculado en la expresin (6), por tanto V A = 3.8V .
- ) M2 trabaja en su regin de corte.
- 104 -
Solucin del Examen de Septiembre de Dispositivos Electrnicos. Curso Acadmico 07-08.
- El valor de VO puede obtenerse del circuito de la Figura 1.2 como V O = V DSM1 y dado el resutado conducir. Por tanto ste es el valor de tensin de entrada que delimita la regin para la cual el diodo
obtenido en (7), se tiene que V O = 0V , que corresponde con un cero lgico a la salida que se LED pasa de estar iluminado a apagarse. A este valor de entrada corresponder un valor de V A
esperaba. mnimo, que llamaremos V Amin , y que coincide con la tensin umbral del diodo LED, V Amin = V .
- Para calcular V imax , consideraremos el circuito de la Figura 1.4, donde se ha sustituido Q por su
- Por lo que respecta a la potencia consumida, sta ha de coincidir en valor absoluto con la potencia
modelo en la regin activa, por tanto I C = I B y el diodo LED por su modelo de corte I D = 0 .
proporcionada por la fuente VDD. Dado que por el inversor CMOS no circula corriente
I DM2 = I DM1 = 0 , la nica corriente que ha de proporcionar la fuente VDD es la corriente que VDD
circula por el diodo LED, ID que ha sido calculada en (5); por lo tanto la potencia consumida por el DATOS
circuito en este caso es puede obtenerse como P V DD = I D V DD = 1mW . RC VDD=5V RB=10K
IRC
RC=6K RD=12K
IC ID +
b) Como ya se ha mencionado ms arriba, para determinar el intervalo de valores de la tensin de entrada + V=1.4V
IB +
Vi para los cuales el diodo LED est iluminado, podemos recurrir a estudiar la caractristica de RB IB VD VBEact=VBEon=VBEsat=0.7V
VCE
transferencia del circuito ms simple de la Figura 1.3, formado por el inversor RTL, y el diodo LED _ _ VA VCEsat=0.2V
conectado a su salida, y determinar el valor de Vi , tal que V A = V , puesto que ste es el valor mnimo de + VBEact Q Q=60
VA necesario para que el diodo pueda conducir.
Vi_ RD
_
VDD
Figura 1.4
DATOS
RC - En l, valor V A se obtiene como V A = V D = V CE = V DD R C I B , puesto que I RC = I B . Como
VDD=5V RB=10K
IRC V i V BEact V i V BEact
RC=6K RD=12K - , se tiene finalmente que V A = V DD R C --------------------------- .
por otra parte I B = --------------------------
RB RB
IC ID +
IB V=1.4V - Como estamos buscando Vimx que corresponde a V Amin = V , sustituyendo y despejando en la
RB +
Q VBEact=VBEon=VBEsat=0.7V RB
VCE
+ + _ _ D VA VCEsat=0.2V anterior expresin se llega a V imax = ---------- ( V DD V ) + V BEact = 0,8V .
R C
Vi VBE Q=60
_ RD
_ - Por tanto, el diodo LED estar enciendio para valores de V i , inferiores a 0.8V.
Figura 1.3
Dado que la caracterstica de transferencia del inversor RTL debe ser conocida por el alumno, sobre ste
circuito es facil razonar de la siguiente manera:
- Para valores de Vi tales que V i = V BE V BEon , es claro que el tranasitor Q estar cortado, y se estar
en la situacin contemplada en el apartado a), cuando se ha considerado Vi = 0V, por lo que el valor
obtenido en (6) es aqu tambin vlido, con lo que se tendr que V A = V + I D R D = 3.8V , y que
V DD V
I D = I RC = ---------------------
- = 0.2mA . Por tanto, para valores tales que V i V BEon , el diodo LED estar
RC + RD
en conduccin, se cumple I D > 0 , y consecuentemente estar iluminado.
- Para valores de Vi tales que V i = V BE V BEon , el transistor Q estar conduciendo. Inicialmente lo
har en su regin activa, hasta alcanzar la regin de saturacin conforme la tensin de entrada Vi
aumenta.
- Sabemos que cuando se alcanza la regin de saturacin, como es el caso estudiado en el apartado a)
para Vi= VDD, V A = V CEsat = 0.2V , esto es V A V , con lo que el diodo estr cortado y por tanto
dejar de estr iluminado.
- As pues, mientras el transistor est en su regin activa, debe existir un valor de tensin de entrada,
que llamaremos Vimx , por encima del cual se tendr V A V , con lo que el diodo dejar de
- 105 -
2.- En el circuito de la Figura 2: tenisn que cae entre dichos terminales V AB . Por tanto, empleando las variables usadas en el
a) Calcula el valor de la resistencia Rx sabiendo que I = 1mA.
apartado anterior resulta E TH = V AB = R 3 I x = 4.5V .
b) Calcula y dibuja los correspondientes circuitos equivalentes Thevenin y Norton desde los
terminales marcados como A(+) y B(-). E TH
- Por definicin la intensidad Norton I N se obtiene como I N = --------- , con lo que para calcularla ser
V2 R TH
R1 Rx B
necesario determinar previamente el valor de la resistencia Thevenin R TH vista desde los terminales
Datos: V2=7V; R1=1k;
AB.
R2=2k; R3=3k.
I R2 R3 - Por definicin es la resistencia Thevenin R TH es la resistencia equivalente que se ve desde los
terminales AB. Una forma de evaluarla, apropiada para este caso, es dibujar de nuevo el circuito
anulando las fuentes independientes, con lo que resulta un circuito pramente resistivo. A
Figura 2 A continuacin hay que ir substituyendo progresivamente asociaciones de resistencias en serie o en
paralelo por su resitencia equivalente, hasta conseguir una nica resistencia equivalente entre los
a) El clculo de Rx es bastante directo. Antes que nada asignaremos nombre y polaridad a las variables del terminales deseados.
circuito que van a ser empleadas en los clculos. As resulta el circuito de la Figura 2.1. - Por otra parte, el valor de las resistencia Thevenin y Norton R N coinciden, R TH = R N . Por tanto
V V2 para el clculo de ambas puede emplearse el mismo esquema, el cual se recoge en la Figura 2.3 a),
R1 C _ x + B donde, como se ha indicado anteriormente, la fuente V2 ha sido anulada, esto es, sustituida por un
Datos: V2=7V; R1=1k; cortocircuito, resultando un circuito pramente resistivo.
+ Rx
R 2 Ix R2=2k; R3=3k. - La resistencia equivalente desde los terminales AB R TH = R N (ver Figura 2.3 d)) se obtendr de la
I VC I2 R3
M1
_ combinacin de R3 en paralelo con la resistencia R 12x (ver Figura 2.3 c)), equivalente sta de la
asociacin de Rx en serie con la resistencia R 12 (ver Figura 2.3 b)) equivalente esta ltima de la
Figura 2.1 A
asociacin en paralelo de las resistencias R1 y R2.
Para obterner Rx podemos razonar de la siguiente manera: 15
Procediendo as se obtiene R TH = R 3 || ( R x + ( R 1 || R 2 ) ) = ------ k .
- Como R1 e I son conocidas, es directo calcular la tensin en el nudo C: V C = R 1 I = 1V . 14
V R1 Rx B Rx B
- Conocido V C es directo calcular I2: I 2 = ------C = 0.5mA .
R2
- Y ahora tambin obtener el valor de Ix: I x = I + I 2 = 1.5mA . R2
R3 R12 R3
- Para obtener el valor de Rx basta con calcular previamente el valor de Vx. Este valor es fcil de
calcular recurriendoo la ley de Kirchhoff de tensin para la malla M1: V x + V C + R 3 I x V 2 = 0 . De
A A
donde despejando Vx se llega a V x = V 2 V C R 3 I x = 1.5V . a) R1 R2 2
- = --- k
R 12 = -----------------
V
- Con lo que finalmente se obtiene R x = -----x = 1k . b) R1 + R2 3
Ix
B
B
b) Las Figuras 2.2a) y 2.2b) muestran los circuitos equivalentes Thevenin y Norton respectivamente del
circuito de la Figura 2 desde los terminales A(+) y B(-). R12x R3
i RTH
A i
A
RTH
+ IN + A
ETH
v A
RN v 5
R 12x = R 12 + R x = --- k
3 d) R 3 R 12x 15
a) - B b) - B
c) R TH
R 3 + R 12x
- = ------ k
= ----------------------
14
Figura 2.2 Figura 2.3
A continuacin vamos a calcular el valor de los diferentes elementos de estos circuitos equivalentes: E TH
- Finalmente, para concluir este apartado, para intensidad Norton se tiene I N = --------- = 4.2mA
( E TH, I N, R TH y R N ). R TH
- Por definicin, la tensin Thevenin E TH desde los terminales AB en el circuito de la Figura 2 es la
9 10
- 106 -
DISPOSITIVOS ELECTRNICOS. 3.- Para el circuito NMOS de la Figura 3:

a) Calcular el valor de la tensin de salida vo, la corriente suministrada por la fuente VDD y la potencia
disipada en el transistor MN, para Vi = 7V.
1 Curso Grupo A. b) Calcular el valor de la tensin de salida vo, la corriente suministrada por la fuente VDD y la potencia
disipada en la resistencia RD, para Vi = 0V.
Examen convocatoria de Junio. Curso 08/09. Mlaga 10-6-2009.
Justifica la respuesta en cada caso, verificando el estado de conduccin que se supone para los
1.- El circuito de la Figura 1 se ha probado en el laboratorio y se han realizado las medias que se muestran diferentes dispositivos semiconductores.
en la tabla: (3 puntos)
VAC = 2V VBC = 5V VDD
A partir de estos datos: DATOS
a) Determina el valor de la corriente ID e I3 segn la polaridad indicada en la Figura 1. VDD = 7 V
RD = 10k RG = 1M
c) Calcula la potencia consumida por el circuito, e indica qu elementos la proporcionan. (1.5 puntos) RD
VTN = 1 V MN= 100 A/V2
I3 R3
Datos: RG + V = 1.2 V
MN
R1=1k; R2=1k;R3=2k; Vi vO
R1 A D B R5
R4=1k; R5=1k. -
Figura 3
I1 ID I5 V = 0.7V
V2 4.- Cita al menos tres tipos diferentes de diodos. Dibuja el simbolo que los representa como elementos de
V1 R2 I2 I4 R4 circuito, e indica cules son sus principales rasgos distintivos, tanto en su estructura fsica como en su
comportamiento como elementos de circuito. (0.75 puntos)
5.- Describe y caracteriza las diferentes componentes de la corriente elctrica que puede circular en un
Figura 1 C material semiconductor. (0.75 puntos)
6.- Dibuja el esquema bsico de un inversor CMOS y explica su funcionamiento indicando el estado de
2.- En el laboratorio se han medido los niveles lgicos del inversor RTL de la Figura2(a) siguiendo el conduccin de los transistores que lo forman en cada uno de sus dos estados lgicos posibles. Indica
esquema de la caracterstica de transferencia (curva vo(va)) que se esboza en la Figura 2(b) y que se ha adems cules son sus principales ventajas frente a los inversores de la familia NMOS. (0.75 puntos)
obtenido a partir del modelo de transistor BJT proporcionado en el Formulario. Los resultados de dichas 7.- Describe brvemente la celda bsica de las memorias RAM esttica NMOS. Ilustra cmo se lee y cmo
medidas se recogen la tabla: se escribe una memoria RAM esttica NMOS. (0,75 puntos)
VIH = 0,912V VIL= 0,622V VOH= 3V VOL= 0,1V
Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern publicados el
En el diseo de la Figura2(c) se utilizan dos inversores idnticos al del la Figura2(a). Determina en prximo 19 de Junio en los tablones oficiales del centro y en la asignatura del campus virtual.
dicho circuito el valor de las tensiones vo1 y vo2. Justifica la respuesta verificando el estado de
FORMULARIO:
conduccin que se supone para los diferentes dispositivos semiconductores. (2.5 puntos) Vd Vd -
+ - + V Id si Id 0
Vd -
DATOS VCC Id V Id
ideal
+ V si
Vd 0
VCC = 3 V R B / RC = 5
D
Rc 1 2 C D
+ + C G
Vin R VT > 0
RB + B
Q S
+ vo1 vo2 E S D
va E
vo
vo _ _ _ D _ C
D G VT < 0
2
VOH=VDD si IB 0 I D = --- ( V GS V T )
2 S
Figura 2(a) IB IB
G
si V
GS V T
DATOS B y V CE V CEsat V DS V GS V T
Vin = 0V VBEON E
S y
R = RB 2
VOL=VCESAT vi C D V DS
V = 1.2V si IB 0 I D = ( V GS V T )V DS ---------
2
R
BB
V = ------------ ( V V )+V
VCEsat
VIH= A R DD CESAT B EON IB
V GS V T
C
si
VIL=VBEON
Figura 2(c) B y I B I C G
DS V GS V T
Figura 2(b) VBEON E S y V
1 2
- 107 -
- 108 -
SOLUCIONES. c) Para calcular la potencia consumida en un circuito habra que determinar qu elementos consumen
energa, y sumar la contribucin de cada uno de ellos. Otra opcin es determinar qu elementos aportan
1.- El circuito de la Figura 1 se ha probado en el laboratorio y se han realizado las medias que se energa y sumar la contribucin de cada uno de ellos, y dado que en un circuito se cumple el principio de
muestran en la tabla: conservacin de la energa, la potencia aportada ser igual a la potencia consumida.
VAC = 2V VBC = 5V
En el circuito de la Figura 1, formado por un diodo, resistencias y fuentes independientes, es claro que la
A partir de estos datos: clave para el clculo de la potencia consumida est en determinar la potencia en las fuentes, puesto que
a) Determina el valor de la corriente ID e I3 segn la polaridad indicada en la Figura 1. tanto el diodo, como las resistencias de este circuito son siempre elementos pasivos.
c) Calcula la potencia consumida por el circuito, e indica qu elementos del circuito la Para evaluar la potencia en las fuentes es necesario conocer la corriente que circula por ellas, para ello
proporcionan. asignaremos nombre y polaridad a estas variables segn ilustra la Figura 1.1, en la que se ha reproducido
I3 R3 en circuito de la Figura 1 aadiendo estas nuevas variables IV1 e IV2, junto con su polaridad, siguiendo el
Datos: criterio de elemento pasivo empleado en este curso; adems se ha dado nombre a los nudos que no se
R1=1k; R2=1k;R3=2k; haban nombrado con anterioridad en ella.
R1 A D B R 5
R4=1k; R5=1k. I3 R3
Datos:
I1 ID I5 V = 0.7V R1=1k; R2=1k;R3=2k;
R1 A D B R E
V1 R2 I2 V2 D 5
R4=1k; R5=1k.
I4 R4
I1 ID I5 V = 0.7V
V1 IV1 R2 I2 IV2 V2
Figura 1 C I4 R4
El estado de conduccin del diodo, as como los valores de corriente y tensin requeridos en este ejercicio
son fciles de calcular directamente a partir de las medidas proporcionadas y la aplicacin ordenada y Figura 1.1 C
racional de la ley de Ohm y de las leyes de Kirchhoff.
El clculo de IV1 e IV2 es directo:
La tensin en el diodo VD se puede obtener como la diferencia entre las tensiones medidas, - De aplicar la ley de Kirchhoff de corrientes al nudo D se tiene: I V1 = I 3 I 1 = 1mA .
V D = V AC V BC (ley de Kirchhoff de tensiones aplicada a la malla formada por D, R2 y R4).
- De aplicar la ley de Kirchhoff de corrientes al nudo E se tiene: I V2 = I 3 I 5 = 8 mA .
Sustituyendo valores es claro comprobar que el diodo estar cortado, puesto que V D = 3 V < V . Por A partir de estos valores se calcula la potencia en cada una de las fuentes independientes V1 y V2, PV1 y
tanto se tiene I D = 0 A , que es uno de los datos pedidos. PV2 respectivamente:
V AC - P V1 = V 1 I V1 = 4mW , lo que indica, segn el criterio de elemento pasivo empleado aqu, que
Dado que V AC = 2V , la corriente I2 puede obtenerse fcilmente de la ley de Ohm: I 2 = --------- = 2mA ; y
R2 es potencia consumida.
como hemos visto que I D = 0 A , de la aplicacin de la ley de Kirchhoff de corrientes al nudo A se tiene - P V2 = V 2 I V2 = 80 mW , lo que indica, segn el criterio de elemento pasivo empleado aqu,
que I 1 = I 2 = 2mA . que es potencia aportada.
Por tanto resulta directo calcular el valor de la fuente V1, puesto que en el circuito se cumple que As pues la potencia consumida por el circuito es 80mW y es aportada nicamente por la fuente
V 1 = R 1 I 1 + R 2 I 2 = 4V (ley de Kirchhoff de tensiones aplicada a la malla formada por V1, R1 y R2). independiente V2.
Un razonamiento similar no lleva a obtener el valor de V2. Del circuito se tiene que V 2 = R 5 I 5 + R 4 I 4 (ley
El alumno puede verificar que se cumple que la potencia aportada coincide con la potencia consumida:
de Kirchhoff de tensiones aplicada a la malla formada por V2, R5 y R4). Dado que V BC = 5V , la corriente 6
V BC
I4 resulta: I 4 = --------- = 5mA , y de la aplicacin de la ley de Kirchhoff de corrientes al nudo B que P V2 = P V1 + Ri Ii
R4 i=1
I 5 = I 4 = 5mA . Por tanto resulta que V 2 = 10V .
Finalmente, una vez calculados V1 y V2, la corriente I3 se puede calcular aplicando la ley de Ohm:
V1 V2
I 3 = -----------------
- = -3mA .
R3
As hemos dado respuesta a los apartados a) y b) del ejercicio.
En resumen hemos obtenido: I D = 0 A , I 3 = -3mA , V 1 = 4V y V 2 = 10V .
- 109 -
2.- En el laboratorio se han medido los niveles lgicos del inversor RTL de la Figura2(a) siguiendo el El comportamiento cualitativo del inversor RTL aislado debe ser conocido, puesto que ha sido analizado
esquema de la caracterstica de transferencia (curva vo(va)) que se esboza en la Figura 2(b) y que en clase, donde tambin se ha obtenido la curva de la Figura 2b), por lo que debe ser facil para el alumno
se ha obtenido a partir del modelo de transistor BJT proporcionado en el Formulario. Los razonar cul debe de ser el estado de cada uno de los dispositivos electrnicos en circuito de la Figura 2.1.
resultados de dichas medidas se recogen la tabla:
En concreto, puesto que en este circuito la entrada Vin se ha fijado a cero voltios, esto es un cero lgico, es
VIH = 0,912V VIL= 0,622V VOH= 3V VOL= 0,1V de esperar que el transistor Q1 est en corte, y as a la salida del inversor 1 haya un valor v o1 que
represente un uno lgico, de modo que sea interpretado tambin como un uno lgico a la entrada del
En el diseo de la Figura2(c) se utilizan dos inversores idnticos al del la Figura2(a). Determina inversor 2, y por tanto que se cumpla v o1 V IH . Si esto es as, el inversor 2 proporcionar a las salida un
en dicho circuito el valor de las tensiones vo1 y vo2. Justifica la respuesta verificando el estado de cero lgico, esto es v o2 = V OL , en cuyo caso el transistor Q2 debe estar en saturacin. Por su parte, dado
conduccin que se supone para los diferentes dispositivos semiconductores.
que suponemos que la tensin v o1 corresponde a un uno lgico cabe esperar que sta sea mayor que el
DATOS valor V del diodo LED, por lo que ste estar en conduccin y por tanto permanecer iluminado.
VCC
VCC = 3 V R B / RC = 5
Incorporando estas hiptesis al circuito de la Figura 2.1, resulta el circuito de la Figura 2.2, donde se han
Rc 1 2 sustituido cada uno de los dispositivos electrnicos por su modelo en el estado que se les supone. Se han
+ +
RB + Vin R aadido adems las variables que van a ser empleadas en los clculos y se les ha asignado polaridad.
Q vo1
+
va vo2
vo
vo _ _ _ D _ 0 1 0 VCC VCC
VOH=VCC
IRC1 IRC2
Figura 2(a) DATOS DATOS RC1 RC2
Vin = 0V VCC = 3 V
C
C
VOL=VCESAT vi
R = RB RB1 = RB2 = RB
RB1 B IC2 Q2 +
RC1 = RC2 = RC
V = 1.2V Q1 RB2
R
R = RB + N1 B
+
B
VIH= V = ------------ ( V V )+V
vin= 0
A R DD CESAT B EON
VBE1 -
C
VIL=VBEON RB = 5RC R
Figura 2(c)
Figura 2(b) E
vo1 IB2 VBEON E vo2=VCEsat
Vin = 0V
El funcionamiento del circuito de la Figura 2(c), como sistema digital, es facil de imaginar: dado que se
V = 1.2V V
trata de dos etapas inversoras: el sistema propaga a la salida el valor lgico presente a su entrada. Por su ID
parte, se espera que el diodo LED se ilumine cuando la salida del primer inversor proporcione un valor de
tensin suficientemente alto, con lo que dicho elemento estar en conduccin y por tanto se iluminar; en - -
caso contrario el diodo LED permanecera apagado, as el diodo LED acta de indicador o testigo del Figura 2.2
estado lgico en ese punto de conexin, iluminado si uno lgico, apagado en caso contrario.
En el enunciado se nos dice que en ese sistema cada uno de los inversores es del tipo RTL de la Figura 2a). Que Q1 est cortado es fcil de verificar, puesto que V BE1 = V in < V BEon . (El parmetro del transistor
As pues, para completar el anlisis, calcular los valores de tensin requeridos en el enunciado, y justificar VBEon, es proporcionado indirectamente en el enunciado, puesto que por la Figura 2(b) sabemos que
el estado que se supone para los dispositivos semiconductores, utilizaremos el circuito que recoge la
Figura 2.1. En l se ha sustituido cada uno de los inversores por el correspondiente circuito RTL V BEon = V IL , y este nivel lgico aparece recogido en la tabla de datos medidos en el laboratorio.)
equivalente, y se ha nombrado con el subndice 1 o 2 respectivamente, a los diferentes elementos de
circuito que corresponden a los inversores 1 y 2. Dado que v o1 es la tensin entre el nudo N1 y tierra, sta es fcil de calcular, puesto que para el nudo N1
se ha de cumplir N1: I RC1 = I B2 + I D (1).
0 1 0 VCC VCC DATOS
V cc v o1
RC1 RC2
VCC = 3 V De la ley de Ohm para la resistencia RC1 se tiene que I RC1 = --------------------- (2).
R C1
RB1 = RB2 = RB
RB1 + RB2 + RC1 = RC2 = RC
Q1 R Q2 v o1 V
R = RB De la ley de Ohm para le resistencia R se tiene que I D = ------------------
- (3)
vin vo1 RB = 5RC R
vo2
D Vin = 0V
- - v o1 V BEon
V = 1.2V De la ley de Ohm para le resistencia RB2 se tiene que I B2 = ---------------------------
- (4)
R B2
Figura 2.1
- 110 -
As pues sustituyendo (2), (3) y (4) en la ecuacin (1) resulta: 3.- Para el circuito NMOS de la Figura 3:
V cc v o1 V o1 V V o1 V BEon a) Calcular el valor de la tensin de salida vo, la corriente suministrada por la fuente VDD y la
--------------------- = -------------------
- + ----------------------------- potencia disipada en el transistor MN, para Vi = 7V.
R C1 R R B2
b) Calcular el valor de la tensin de salida vo, la corriente suministrada por la fuente VDD y la
De donde, dado que R = R B2 = R B , y que R C1 = R C es posible despejar v o1 :
potencia disipada en la resistencia RD, para Vi = 0V.
RB Justifica la respuesta en cada caso, verificando el estado de conduccin que se supone para los
------V + V + V BEon
R C cc diferentes dispositivos semiconductores.
v o1 = ------------------------------------------------ (5)
R
2 + ------B
RC VDD
En esa expresin todos los datos son conocidos puesto que son proporcionados en el enuncidado del
problema, unos directamente, y otros indirectamente, como el parmetro del transistor VBEon. As pues, DATOS
sustituyendo valores se obtiene v o1 2.40V . VDD = 7 V

RD = 10k RG = 1M
El estado de conduccin del diodo LED es facil verificar, dado que sustituyendo el valor de v o1 en la RD
equacin (3) se tiene que se cumple I D > 0 . VTN = 1 V MN= 100 A/V2
Por otra parte, puesto que el valor de v o1 verifica la desigualdad v o1 > V IH , es claro que esta tensin es RG + V = 1.2 V
Vi MN
interpretada como un uno lgico a la entrada del inversor 2, con lo que se confirma que Q2 est en vO
saturacin y se tiene a la salida v o2 = V CEsat = V OL = 0.1V . -
Este razonamiento es suficiente para justificar el estado de conduccin del transistor Q2, puesto que se Figura 3
supone conocido el funcionamiento del inversor RTL, y por tanto est simple argumentacin debe ser
considerada como correcta como respuesta al enunciado del ejercicio. El funcionamiento cualitativo de este circuito, un inversor de la familia NMOS, debe ser conocido por el
alumno, puesto que fue objeto de estudio en la 4 sesion de prcticas de laboratorio de este curso. All el
Vamos a comprobar que esto es as, verificando que se cumplen las condiciones de saturacin para Q2, alumno experiment sobre el consumo esttico del circuito para dos posibles valores de entrada Vi = 7V y
esto es, que en el circuito de la Figura 2.2 se verifica que I B2 0 y que I B2 I C2 , y que esta ltima es Vi = 0V y tuvo razonar sobre la causa de este comportamiento (la nica diferencia entre ste y el circuito
equivalente a la relacin v o1 > V IH empleada en el anterior argumento justificativo. de la prctica es que la resistencia RG no estaba presente; pero es claro que en l su presencia es superflua,
Para darse cuenta de que I B2 0 , basta con sustituir el valor de v o1 en la equacin (4). puesto que la corriente de puerta del transistor NMOS puede considerarse nula). Cabe recordar que en
dicha prctica, el papel del diodo es el de testigo del paso de corriente y por tanto de que hay consumo.
V cc v o2
Por otra parte, puesto que de la ley de Ohm para la resistencia RC2 se tiene que I RC2 = I C2 = --------------------- ,
R C2 Las principales ideas en cuanto al funcionamiento cualitativo del circuito que habra que destarcar son:
v o1 V BEon V cc v o2
la segunda condicin de saturacin puede escribirse: ---------------------------- --------------------- . - Cuando Vi = 7V, el transistor MN debe conducir puesto que su tensin puerta-fuente es superior a su
R B2 R C2 tensin umbral. Si consideramos que se trata de un inversor NMOS, como se indicaba en dicha
Este desigualdad se transforma en esta otra equivalente, asumiendo que R B2 = R B , y que R C2 = R C : prctica, se espera que a la salida haya un valor pequeo de tensin, por lo que lo habitual es que
dicho transistor conduzca en su regin hmica. Por su parte el diodo debe conducir, y por tanto se
v o1 V BEon R B
- ----------
--------------------------- ilumina. Esta corriente es la proporcionada por la fuente VDD, con lo que se comprueba que hay
V cc v o2 R C
consumo de potencia.
El cociente del segundo miembro de esta expresin puede ser evaluado a partir de la informacin aportada - Cuando Vi = 0V, el transistor MN estar cortado puesto que su tensin puerta-fuente es inferior a su
RB V IH V BEon tensin umbral. La tensin de salida ser un valor alto que se asociar a un uno lgico, como
en la Figura 2b), de modo que se tiene que --------- -.
- = -----------------------------
R C V cc V CEsat corresponde al comportamiento esperado para un inversor. La fuente no proporciona corriente, el
diodo LED estar apagado, y el consumo esttico ser nulo.
v o1 V BEon V IH V BEon
Por tanto si Q2 est en saturacin se tiene que cumplir que ---------------------------- ------------------------------ . Puesto que en esta
V cc v o2 V cc V CEsat En este ejercicio, de lo que se trata fundamentalmente es de corroborar este funcionamiento de forma
expresin los denominadores son positivos, e iguales, dado que hemos visto que v o2 = V CEsat , la anterior cuantitativa, esto es, obteniendo valores concretos de tensiones de salida y consumo, y justificando el
estado supuesto para los dispositivos semiconductores verificando que se cumplen las condiciones de los
desigualdad es equivalente a esta otra v o1 V BEon V IH V BEon , y sta a la relacin v o1 V IH que ya modelos empleados.
hemos visto que se cumple. a) Consideremos pues en primer lugar el caso Vi = 7V. Por tanto asumiremos que tanto el transistor
Por tanto se justifica el estado de saturacin para Q2. NMOS como el diodo LED van a conducir, verificaremos esta hiptesis y finalmente daremos respuesta a
En resumen hemos obtenido que v o1 2.40V y v o2 = 0.1V . Q1 est en corte, Q2 conduce en saturacin las cuestiones que plantea el apartado a) de este ejercicio.
y el diodo LED est iluminado.
- 111 -
Para ello, trabajaremos sobre el circuito de la Figura 3.1, donde se ha dado nombre y polaridad a las b) Consideremos a continuacin el caso Vi = 0V. Esperamos probar que el transistor NMOS est cortado.
diferentes variables del circuito que van a ser empleadas en el anlisis. Por lo que respecta al diodo LED esperamos que no est iluminado, lo que no significa necesariamente que
est cortado. Verificaremos estas hiptesis y finalmente daremos respuesta a las cuestiones que plantea el
-IDD VDD apartado b) de este ejercicio.
Para ello, trabajaremos sobre el circuito de la Figura 3.2, donde se ha dado nombre y polaridad a las
diferentes variables del circuito que van a ser empleadas en el anlisis.
ID V1
DATOS
VDD = 7 V -IDD VDD
IRD RD = 10k RG = 1M
RD
VTN = 1 V MN= 100 A/V2 ID V1
DATOS
IDN VDD = 7 V
V = 1.2 V
IGN =0 R + RD = 10k RG = 1M
G IRD RD
Vi MN
+ VDSN = vO VTN = 1 V MN= 100 A/V2
IDN
VGSN
- V = 1.2 V
- IGN =0 R +
G
Vi MN
+ VDSN = vO
Figura 3.1
Puesto que I GN = 0 , se cumple V GSN = V i = 7V > V TN , y por tanto que MN conduce.
VGSN
-
-
Hemos razonado que lo ms probable es que conduzca en su regin hmica, por lo que se tendr que
Figura 3.2
cumplir la condicin V DSN V GSN V TN , esto es, V DSN 6V (7)
Inicialmente supondremos que el diodo conduce puesto que la condicin que se ha de verificar en este caso
Por su parte vemos que en el circuito se cumple I DN = I RD = I D = I DD , por tanto, la corriente que es I D 0 , que es compatible con que el transistor NMOS est en corte. (Si suponemos inicialmente que el
circula por MN es la misma que circula por la resistencia RD, por el diodo LED, y la que proporciona la diodo esta cortado, no pdremos escribir ninguna ecuacin que nos permita decidir el estado de conduccin
fuente VDD. As pues podemos escribir I DN ( ohm ) = I RD del dispositivo, como se analizar ms adelante).
V DD V V DSN As pues, puesto que I GN = 0 , se cumple V GSN = V i = 0V < V TN , y por tanto que MN no conduce, esto
La corriente que circula por la resistencia RD se puede calcular como: I RD = ----------------------------------------
- (8).
RD es I DN = 0 .
2
V DSN V DD V V DSN Por su parte como hemos visto en el apartado anterior, en el circuito se cumple I DN = I RD = I D = I DD ,
Por tanto escribiremos: MN ( V GSN V TN )V DSN ------------ = ----------------------------------------
- , que conduce a la
2 RD por tanto, la corriente que circula por la resistencia RD, por el diodo LED, y la que proporciona la fuente
2 1 - + (V V DD V VDD es tambin nula. En particular se tiene I D = 0 , compatible con el estado supuesto para el LED.
ecuacin de 2 grado V DSN 2 ----------------- ---------------------- = 0
GSN V TN ) V DSN + 2
MN R D MN R D
2 Por otra parte, en el circuito de la Figura 3.2, la corriente que circula por la resistencia RD debe verificar la
y sustituyendo valores V DSN 14V DSN + 11,6 = 0 , que tiene una solucin que verifica la condicin (7)
V DD V V DSN V DD V V DSN
que es V DSN = 0,88V . relacin: I RD = ----------------------------------------
- . Por lo que se debe cumpir: ----------------------------------------
- = 0 . Lo que permite
RD RD
determinar el valor de la tensin de salida: v o = V DSN = V DD V = 5,8V .
Por tanto la tensin de salida es v o = 0,88V
En resumen respondiendo al enunciado del ejercicio:

Conocido V DSN , de la ecuacin (8) y dado que I DD = I RD , se tiene que la corriente proporcionada por la
La tensin de salida es v o = 5,8V .
fuente es I DD = 0,491mA .
La corriente suministrada por la fuente es nula I DD = 0 .
Finalmente, la potencia disipada en el transistor puede obtenerse como: al igual que la potencia disipada por la resistencia RD, dado que I RD = 0 .
P M N = V GSN I G + V DSN I DN = 0,88V 0,491mA = 3,44mW
Si inicialmente hubiramos supuesto que el diodo est cortado, para demostrarlo habra que probar que
o bien, como la potencia total consumida, menos la potencia disipada en el diodo y en la resistencia RD:
V D V . Pero en este caso, del circuito slo podemos escribir la ecuacin V D = V DD V DSN , con lo que
2
P MN = P VDD P D P R D = V DD I DD ( V I D ) R D I RD = 0,88V 0,491mA = 3,44mW . slo podemos afirmar que, para que el diodo est cortado, se debe de cumplir que V DSN V DD V , pero
no evaluar V DSN . Algo que es posible suponiendo que el diodo LED conduce, como ya hemos visto.
Ingeniero Tcnico en Informtica de Sistemas. Curso 1 Grupo A. Universidad de Mlaga. 9 Ingeniero Tcnico en Informtica de Sistemas. Curso 1 Grupo A. Universidad de Mlaga.
- 112 -

a) Qu representa el parmetro movilidad de un portador de carga elctrica en un material y cul es su
dependencia con la temperatura? Justifica adecuadamente la respuesta.
1 Curso Grupo A. b) Qu componente de la corriente elctrica en los semiconductores es la que predomina en una unin
P-N polarizada en directo? Justifica la respuesta.
Examen convocatoria de Septiembre. Curso 08/09. Mlaga 2 - 9 - 2009. (1 punto)
a) Explica con la ayuda de un esquema las principales caractersticas de la estructura fsica de un
1.- Se desea que la tensin de salida vo del circuito de la Figura 1, sea 1.7V. Analiza dicho circuito y transistor PNP.
determina, justificando adecuadamente la respuesta: b) Qu es un transistor Schottky? Cita alguna de sus principales caractersticas y aplicaciones.
a) El valor que ha de tomar la tensin de entrada vi. (1 punto)
b) La potencia que va a aportar cada una de las fuentes independientes Vcc y vi. 5.- Responde brevemente a las siguientes cuestiones:
c) La potencia que van a consumir el diodo D y el transistor Q. (3 puntos) a) Explica con la ayuda de un esquema la estructura fsica de un transistor PMOS de acumulacin.
Muestra tambin mediante un dibujo y explica, cul es la situacin en el canal cuando dicho
transistor entra en saturacin.
Datos: b) Dibuja el esquema del circuito correspondiente a un inversor bsico de la familia lgica CMOS.
VCC VCC = 5V Explica su funcionamiento para cada uno de sus dos estados lgicos posibles, indicando los valores
RB=10k; de tensin esperados en el terminal de salida, el estado de conduccin de los transistores que lo
RC RB1=100k; forman y el consumo de potencia. Indica adems cules son sus principales ventajas frente a los
RB2=100k; inversores de la familia NMOS.
RB1
(1 punto)
RC=1.1k;
RL
+ RL=1k. a) Cules son las principales semejanzas y diferencias entre los sistemas que representan los trminos
RB
D: RAM esttica y RAM dinmica.
vi Q V = 0.7V
vo b) Dibuja el esquema y describe brevemente el circuito electrnico que conforma la celda bsica de la
Q:
RB2 D memoria RAM esttica NMOS. Ilustra su funcionamiento indicando cmo se selecciona una celda, y
_ VBEact = VBEon= VBEsat = 0.7V
VCEsat = 0.2V cmo se lee y se escribe en ella cada uno de los valores lgicos.
(1 punto)
= 100
Figura 1
Nota: Las calificaciones, as como el da, lugar y hora de la revisin del examen, sern publicados el
prximo 15 de Septiembre en los tablones oficiales del centro y en la asignatura del campus
virtual.
2.- En el circuito de la Figura 2, calcula los valores de tensin a la salida (Vo) y el consumo de potencia,
FORMULARIO:
para cada uno de los valores de entrada Vi = 5V y Vi = 0V. Probar en cada caso cul es el estado de Vd Vd -
conduccin de todos los dispositivos semiconductores. (Considerar el modelo tensin umbral para el
+ - + V Id si Id 0
Vd -
diodo LED).
Id V Id
ideal
+ V si
Vd 0
(3 puntos) D
C C D
G VT > 0
VDD B
DATOS S
E S D
E
VDD = 5 V G
C
D VT < 0
R = 100k 2
Mp si IB 0 I D = --- ( V GS V T )
2 S
V= 1.25V IB IB si V GS V T
Vi V CEsat G
R B y V CE
S DS V GS V T
y V
+ VTn = 1 V VBEON E
Mn Vo VTp = 1.5 V 2
C D V DS
_ Mp = 20 A/V2 si IB 0 I D = ( V GS V T )V DS ---------
2
VCEsat
Mn = 75 A/V2
IB
si V GS V T
B y I B I C G
Figura 2
DS V GS V T
VBEONE S y V
1 2
- 113 -
- 114 -
SOLUCIONES. A este fin podemos razonar de la siguiente manera:
1.- Se desea que la tensin de salida vo del circuito de la Figura 1, sea 1.7V. Analiza dicho circuito y 1) El diodo D debe conducir. Vemoslo: Del circuito se tiene facilmente que v O = R L I D + V D (1). Si
determina, justificando adecuadamente la respuesta: suponemos que el diodo est cortado, se tendr que I D = 0 y se ha de cumplir que v D < V = 0.7V .
a) El valor que ha de tomar la tensin de entrada vi.
b) La potencia que va a aportar cada una de las fuentes independientes Vcc y vi. Sin embargo, con I D = 0 , de (1) resulta v D = v O = 1.7V . con lo que no se cumplira la condicin
c) La potencia que van a consumir el diodo D y el transistor Q. de corte. Se concluye que si se desea que v O = 1.7V el diodo debe conducir.
Si el diodo D conduce, se tiene que v D = V = 0.7V ; por tanto de (1) podemos evaluar cul es la
Datos: vo V
VCC VCC = 5V corriente que circula ha de circular por l. Resulta I D = ---------------- (2) y sustituyendo valores
RL
RB=10k;
RB1=100k; I D = 1mA .
RC
RB1 RB2=100k; 2) El transistor Q debe conducir: Para el nudo de salida O, se verifica que I C = I R C I D (3). En esta
RC=1.1k; V CC v O
+ RL=1k. expresin, I D es conocida (ecuacin (2)), y el valor de I RC se puede calcular como I RC = ---------------------
-
RB RL RC
D:
vi Q V = 0.7V (4), donde sustituyendo valores resulta I R C = 3mA . Por tanto de (3) se tiene que I C = 2mA . Lo
vo
Q:
RB2 D que indica que si se desea que v O = 1.7V , Q debe conducir.
_ VBEact = VBEon= VBEsat = 0.7V
VCEsat = 0.2V
3) El transistor Q debe conducir en su regin activa: Q no puede conducir en saturacin. Si as fuera,
= 100
dado que del circuito es claro que v O = V CE , la tensin de salida habra de ser v o = V CEsat , que es
Figura 1 diferente de la tensin de salida requerida v O = 1.7V .
En primer lugar asignaremos nombre y polaridad a las variables que van a ser utilizadas en el anlisis del
Asi pues, para responder a los diferentes apartados del problema analizaremos el circuito que recoge la
circuto, como recoge la Figura 1.1. Estas son las corrientes en las ramas ( (I CC,I RB1, I RB2, I R B, I i, I RC, I R L) , y Figura 1.2, donde se han sustituido los dispositivos semiconductores por el correspondiente modelo: D en
las variables que determinan el punto de operacin de los dispositivos semiconductores: ( I D, V D ) para el conduccin y Q en activa.
diodo D, y (I B,V BE, I C, V CE) para el transistor BJT Q. (Ntese que I B = I RB y que I D = I RL , lo que en
ser tenido en cuenta en el posterior razonamiento). Tambin se ha dado nombre a tres de los cuatro nudos ICC VCC
que posee el circuito. IRB1
C
IRC RC
ICC VCC
IRB1 RB1
C O
IRC IRB=IB + +
RC Ii RL
IN RB IB IRL=ID
RB1 vi vo
IRB2 VCE
O
VBEon V
IRB=IB IC + RL + RB2 D
Ii _ _
IN RB IRL=ID
Q +
vi IRB2 + VCE vo
VBE V_D Figura 1.2
RB2
_ _ D _
a) En el circuito es claro que de aplicar la ley de Kirchhoff de corriente al nudo de salida O se tiene
I B = I RC I D (ecuacin (3) en la que ahora, como corresponde al modelo de activa, I C = I B ).
Figura 1.1
Adems, como la expresiones (2) y (4) siguen siendo vlidas para el circuito de la Figura 1.2, es posible
Segun indica el enunciado del problema, en primer lugar se pide determinar qu valor ha de tomar la V CC v O v o V
tensin de entrada, variable vi, para que la tensin de salida, variable vo, tome el valor de 1.7V. escribir I B = ---------------------
- ---------------- (5).
RC RL
Para poder responder a esta cuestin, o a cualquier otra, lo primero es determinar cul debe ser el estado
conduccin de los diferentes dispositivos semiconductores.
- 115 -
v i V BEon
Por otra parte en dicho circuito tambin se cumple I B = ------------------------ (6).
RB
R B V CC v O v o V
Sustituyendo (6) en (5) y despejando v i se llega a v i = ------ ---------------------
- ---------------- + V BEon (7).
RC RL
En esta expresin todas la variables a la derecha de la igualdad son conocidas, por lo que sustituyendo
valores se obtiene que, para que se cumpla que la tensin de salida sea v O = 1.7V , la tensin de entrada
ha de ser v i = 0,9V .
Aunque no es necesario, puesto que ya lo hemos probado con anterioridad, como mera comprobacin,
verificaremos a continuacin que se cumplen las condiciones para que D conduzca y Q est en activa:
- Si D conduce entonces I D 0 : De (2) se tiene que para v i = 0,9V , I D = 1mA .
- Si Q est en activa entonces I B 0 : De (6) se tiene que para v i = 0,9V , I B = 20A .
- Si Q est en activa adems V CE V CEsat : Dado que para v i = 0,9V , v O = 1.7V y que v O = V CE ,
es obvio que se cumple esta condicin.
b) La potencia en la fuente VCC se obtiene como P V CC = V CC I CC . Del nudo C se tiene

I CC = ( I R C + I R B1 ) . I R C se ha obtenido en la expresin (4), mientras que I R B1 , se calcula fcilmente en
V CC v i
el circuito: I R B1 = -------------------
- (8). Sustituyendo valores se tiene I R C = 3mA e I R B1 = 0.041mA . As
R B1
finalmente P VCC = 15.205mW , que es potencia aportada.
La potencia en la fuente Vi se obtiene como P Vi = V i I i . Del nudo IN se tiene I i = ( I RB1 ( I B + I RB2 ) ) .

I B e I R B1 se ha obtenido en las expresiones (7) y (8) respectivamente, mientras que I R B2 , se calcula
vi
fcilmente en el circuito: I R B2 = --------
- (9). Sustituyendo valores se tiene I B = 0.02mA , I RB1 = 0.041mA
R B2
e I RB2 = 0.009mA . Con lo que I i = 0.011mA . As P Vi = 9.9W , que es potencia consumida.
c) La potencia consumida por el diodo D se obtiene como P D = V D I D . Como ambas variables son
conocidas operando resulta P D = 0.7mW .
La potencia consumida por el transistor Q se obtiene como P D = ( V BE I B ) + ( V CE I C ) . Todas

variables son conocidas: V BE = V BEon , I B = 0.02mA , V CE = v O e I C = I B = 2mA , operando
resulta P Q = 3.414mW .
- 116 -
2.- En el circuito de la Figura 2, calcula los valores de tensin a la salida (Vo) y el consumo de potencia, En primer lugar resulta conveniente asignar nombre y polaridad a todas las variables del circuito sobre las
para cada uno de los valores de entrada Vi = 5V y Vi = 0V. Probar en cada caso cul es el estado de que se va a razonar. Estas son las que se muestran en la Figura 2.1: Las variables en configuracin fuente
comn de los transistores MOS: NMOS Mn (VGSn, VDsn e IDn) y PMOS Mp (VSGp VSDp, e IDp), y las
conduccin de todos los dispositivos semiconductores. (Considerar el modelo tensin umbral para
variables tensin e intensidad del diodo LED (VD e ID). Adems, el esquema del circuito se ha completado
el diodo LED).
con una fuente independiente de tensin que representa a la variable de entrada del circuito. Por su parte la
VDD variable IDD representa a la corriente que proporciona la fuente de alimentacin VDD.
DATOS
VDD = 5 V Consideremos pues el caso en que Vi = 0V. El circuito que cabe esperar se muestra en la Figura 2.2.
Mp R = 100k
VDD
V= 1.25V IDD
Vi R
+ VTn = 1 V
Mn Vo VTp = 1.5 V VSGp+ +
- VDD = 5 V
_ Mp = 20 A/V2 V
Mp SDp
IGp=0 - R = 100k
Mn = 75 A/V2 o IDp
Figura 2 V = 1.25V
Observando el circuito de la Figura 2 es fcil identificar que se trata de un inversor CMOS a cuyo terminal IDn + VTn = 1 V
Vi =0
de salida Vo se ha conectado un diodo LED en serie con una resistencia conectada a tierra. Se pide analizar IGn=0 + R VTp = 1.5 V
el circuito y calcular el valor de la tensin de salida y el consumo de potencia, cuando a la entrada Vi se +
Mn
VDSn ID + V Vo
Mp = 20 A/V2
aplican 5 y 0 voltios, los cuales, como es habitual, representaran al uno y cero lgico respectivamente. VGSn
- - -
_
Mn = 75 A/V2
Dado que el comportamiento del inversor CMOS ha sido estudiado en detalle en clase es fcil razonar as:
Figura 2.2
- Para Vi = 0V (cero lgico a la entrada) la salida presentar un valor de tensin alto, asociado a un uno
El transistor NMOS est cortado puesto que se tiene que V GSn = V i = 0 < V Tn , mientras que el transistor
lgico (VDD en el caso en que el nudo de salida no est cargado). Dada la polarizacin que tiene la rama
formada por la resistencia y el diodo LED, ste podr conducir emitiendo luz. As cabe esperar que el PMOS conduce puesto que V SGp = ( V DD V i ) = V DD > V Tp .
transistor Mn est cortado, el transistor Mp conduzca en su regin hmica o lineal y que el diodo LED
conduzca. Como ya se ha mencionado, cabe esperar que el transistor Mp conduzca en su regin lineal. En ese caso se
tendr que cumplir V SDp V SGp V Tp , de donde resulta que V SDp V DD V Tp , y sustituyendo valores
- Para Vi = 5V (uno lgico a la entrada) la salida presentar un valor de tensin pequeo, asociado a un
V SDp 3,5V . Por supuesto, si esta condicin no se verifica Mp conducir en saturacin.
cero lgico (cero voltios en el caso en que el nudo de salida no est cargado). Dada la polarizacin que
tiene la rama formada por la resistencia y el diodo LED, ste estar cortado y no emitir luz. As cabe
esperar que el transistor Mp est cortado, el transistor Mn conduzca en su regin hmica o lineal y que Por otra parte, y dada la relacin que impone el nudo de salida O, se tiene que I Dn = I Dp + I D , y como
el diodo LED no conduzca. I Dn = 0 por estar el transistor Mn cortado, resulta que I Dp = I D . Esto es, la corriente que ha de conducir
A continuacin analizaremos ambas situaciones, verificaremos estas hiptesis sobre el estado de el transistor Mp ser la corriente que circula por el diodo.
conduccin de los dispositivos electrnicos y obtendrmos los valores pedidos en cada caso.
La corriente I D es fcil de calcular en funcin de V o puesto que sta es tambin la corriente que circula
VDD
IDD Vo V
por la resistencia R y el diodo D. De la ley de hm aplicada a R se tiene directamente que I D = ----------------- ;
R
VSGp+ + VDD = 5 V y puesto que en el circuito se cumple que V o = V DD V SDp , sustituyendo V o en esta expresin resulta:
- V
Mp SDp R = 100k V DD V SDp V ( V DD V ) V SDp
IGp=0 - I D = ---------------------------------------
- = --------------------------------------------
-
o
IDp V= 1.25V R R
IDn + VTn = 1 V Por tanto, si suponemos que el transistor Mp trabaja en su regin lineal podemos escribir la siguiente
Vi IGn=0 + R VTp = 1.5 V ecuacin:
+
Mn
VDSn ID + VD Vo Mp = 20 A/V2 2
VGSn
- - -
_ V SDp
I Dp ( ohm ) = I D Mp ( V SGp V Tp )V SDp -----------
( V DD V ) V SDp
- = --------------------------------------------
-
Mn = 75 A/V2 2 R
Figura 2.1
- 117 -
Dado que V SGp = V DD , y teniendo en cuenta que Mp R = 20AV

2 1
100K = 2V , sustituyendo Por lo que respecta al diodo LED, si ste est cortado se ha de cumplir V D V . Del circuito se tiene
valores y operando resulta: directamente que V D = V o . Sustituyendo en la desigualdad anterior resulta pues que el diodo estar
2 cortado siempre que V o V , y sustituyendo valores V o 1,25V .
V SDp
( Mp R ) ( V DD V Tp )V SDp -----------
- = ( V DD V ) V SDp
2
Por tanto ambas hiptesis se cumplirn siempre que V o 1,25V .
2
V SDp
2 3,5V SDp -----------
- = 3,75 V SDp
2 Por otra parte, y dada la relacin que impone el nudo de salida O, se tiene que I Dn = I Dp + I D , y como
I Dp = 0 por estar el transistor Mp cortado, e I D = 0 por estar el diodo cortado, resulta que I Dn = 0 .
2
V SDp 8 V SDp + 3,75 = 0 que tiene dos soluciones V SDp = 7,5V
V SDp = 0,5V Esto es, esperamos que el transistor Mn conduzca en su regin lineal pero con corriente nula.
As se ha de cumplir:
dado que se ha de verificar V SDp 3,5V la solucin buscada es V SDp = 0,5V V DSn
I Dn = Mn ( V GSn V Tn ) -----------
- V SDn = 0
y puesto que sabemos que V o = V DD V SDp la tensin en el teminal de salida es V o = 4,5V 2
Por lo que respecta al consumo se tiene

V
( V DD V Tn ) -----o- V o = 0
( V DD V ) V SDp 2
P V DD = V DD I D = V DD --------------------------------------------- = 5V 32,5A = 162,5W
R
Como V GSn = V DD y V DSn = V o , sustituyendo variables y eliminando el factor Mp 0 resulta:
que tiene dos soluciones: V o = 0V y V o = 2 ( V DD V Tn ) .
Con los valores de VDD y VTn, la segunda solucin no cumple la condicin V o 1,25V , por lo que la
Consideremos a continuacin Vi = 5V. El circuito que cabe esperar se muestra en la Figura 2.3. solucin buscada es
VDD
IDD V o = 0V
VSGp+ + VDD = 5 V con lo que adems quedan confirmadas las hiptesis sobre el estado de conduccin de todos los
- dispositivos semiconductores.
V
Mp SDp R = 100k
IGp=0 -
IDp V= 1.25V Finalmente, y dado que I DD = I Dp + I D = 0 , la potencia consumida en este caso es nula .
o
VTn = 1 V
IDn + P V DD = V DD I D = 0
Vi = 5V VTp = 1.5 V
IGn=0 + R
+
Mn
VDSn ID = 0 + VD Vo Mp = 20 A/V 2
VGSn
- - -
_
Mn = 75 A/V2
Figura 2.3
Es claro que el transistor PMOS est cortado, puesto que se tiene que V SGp = V DD V i = 0 < V Tp ,
mientras que el transistor NMOS conduce, puesto que V GSn = V i = V DD > V Tn .
Como ya se ha mencionado, en este caso cabe esperar que el transistor Mn conduzca en su regin lineal.
Por lo que se tendr que cumplir V DSn V GSn V Tn , y dado que V DSn = V o , resulta que
V o V DD V Tn . Sustituyendo valores V o 4V . Por supuesto, en caso de que esta condicin no se
verifique Mn conducir en saturacin.
Ingeniero Tcnico en Informtica de Sistemas. Curso 1 Grupo A. Universidad de Mlaga. 9 Ingeniero Tcnico en Informtica de Sistemas. Curso 1 Grupo A. Universidad de Mlaga.
- 118 -

DispElec - Exa - 2002-2009 PDF

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

DispElec - Exa - 2002-2009 PDF

Enviado por

Direitos autorais:

Formatos disponíveis

RAFAEL DE JESS NAVAS GONZLEZ

DPTO. DE ELECTRNICA. UNIVERSIDAD DE MLAGA

Recientemente, y en el contexto del viento de cambio que el Espacio Europeo de Educacin

- Martn Canales J.F. Fundamentos Digitales SPICUM Manuales/

SOLUCIONES. El esquema del circuito equivalente resulta pues:

Un resumen de las Transparencias 9, 10 y 14 del Tema 7 dan respuesta a esta pregunta:

Las corriente de difusin supera a la de arrastre

La corriente neta est formada por portadores mayoritarios

Entrada Seleccin de columna Salida

Celda bsica de Memoria Esttica Celda bsica de Memoria Dinmica

Lnea de sensado de columna

1 Curso Grupo C. vo2

RB1 = 10K; RB2 =1M RL = 100 2

Ver Transparencia 27 del Tema 4.

5.- Para el inversor CMOS de la Figura 2:

6.- Para el circuito digital de la Figura 3:

Dado que se ha de verificar que V o V i 1 con V i 4V VBEact=VBEon=0.7V VBEsat=0.7V vi

RBA VBEON E vo1= vi2 +

En este circuito se tiene que v a = V CESAT = 0, 2V .

DISPOSITIVOS ELECTRNICOS. 3.- Responde brevemente a las siguientes cuestiones:

4.- Responde brevemente a las siguientes cuestiones:

Figura 1(a) Figura 1(b)

IB1 Si Q2 est en Activa se ha de cumplir: c) I B2 0

Sustituyendo valores numricos {(6)

Figura 1.5 VIH=4,68V vi

Sea pues la situacin 4) Mp hmica - Mn hmica

a) Recibe el nombre de semiconductor intrnseco aquel en el que se verifica que la concentracin de

Dispositivo de puerta flotante

Va=0.85V Vb=0.75V =50 VTMt = -2V

M VD Ntese que (5) se obtiene de (1) sustituyendo (4) y despejando ID

Del anlisis del circuito se tiene de forma directa:

Reuniendo ambas condiciones tenemos que

En el caso de la memoria RAM dinmica la celda bsica de memoria la constituye un circuito

Lnea de sensado de columna

memoria es de lectura de la informacin almacenada, o de modificacin de dicha informacin, esto es de (b)

DISPOSITIVOS ELECTRNICOS. 3.- Responde brevemente a las siguientes cuestiones:

4.- Responde brevemente a las siguientes cuestiones:

VBEact = VBEon= VBEsat= 0.7V VCC

Figura 1(a) Figura 1(b)

Sustituyendo valores numricos

Sea pues la situacin 4) Mp hmica - Mn hmica

a) Recibe el nombre de semiconductor intrnseco aquel en el que se verifica que la concentracin de

Dispositivo de puerta flotante

Va=0.85V Vb=0.75V =50 VTMt = -2V

M VD Ntese que (5) se obtiene de (1) sustituyendo (4) y despejando ID

Del anlisis del circuito se tiene de forma directa:

Reuniendo ambas condiciones tenemos que

En el caso de la memoria RAM dinmica la celda bsica de memoria la constituye un circuito

Lnea de sensado de columna

memoria es de lectura de la informacin almacenada, o de modificacin de dicha informacin, esto es de (b)

DISPOSITIVOS ELECTRNICOS. 3.- Responde brevemente a las siguientes cuestiones:

4.- Responde brevemente a las siguientes cuestiones:

DATOS VCC Figura 3

que se encuentran los transistores. D

Sustituyendo valores numricos en (9) se obtiene la condicin v a 2,49V

Sustituyendo (26) en h) se tiene que :

v a ( V + VB Eon ) V BEo n V CC V CEs at

Es claro que las condiciones h), i) y j) se cumplen simultneamente si se cumple (28),

Mt1 Mt2 Dispositivo de puerta flotante

a) Demostrar que ambos diodos no pueden conducir simultneamente.

Determinar: se llega a esta expresin se recuerda en el apndice al final de esta respuesta)

b) 2.- En el circuito de la Figura 2:

Examen ordinario. Curso 05/06. Mlaga 23-6-2006.