UNIVERSIDAD TECNOLGICA DE PANAM

FACULTAD DE INGENIERA ELECTRICA

CIRCUITOS ELECTRONICOS II

PRAMETROS DE LOS JFET

LABORATORIO N 1

ELABORADO POR:

KATHERINE HERNANDEZ
4-776-694
NESTOR ANDRADE
8-880-919
MEIDIN MORRIS
8-849-2143
MIGUEL ANGEL LEONEL
20-14-2280
FRANCO GIONO
8-878-713
JULIO BEJARANO
8-239-2493

GRUPO: 1EE131-B

FECHA DE ENTREGA:
22, 09, 2017.
 LABORATORIO DE ELECTRONICA II
REGIONES DE OPERACIN DEL FET
LABORATORIO 3

OBJETIVOS: Diferencias las regiones de operacin de los FET

MATERIALES Y EQUIPO:

1 multmetros digitales
2 Fuentes de alimentacin ajustables
1 transistor JFET (2SK208)
Resistores
1 Plantilla para experimentos
- Cables de telfono
- Cables de conexin (con "lagartos" y "bananas")

NOTAS: ANTES DE HACER CAMBIOS EN UN CIRCUITO, APAGUE LA ALIMENTACIN DEL MISMO, a

menos que se le indique expresamente lo contrario.

PROCEDIMIENTO:

A.- Regin de Corte:

1.- Arme el circuito de la Figura 1.

Figura 1. Regin de Corte

2.-Obtenga el valor VGS, VDS, ID y VDSsat. Realice las desigualdades necesarias para obtener demostrar su
operacin en la regin de corte.

Si |VGS| > |Vp| (zona de corte) la corriente de drenaje es cero (ID=0).

 Ensamblaje del circuito donde se muestran los valores de:
VGS= 5V
VDS= 12V
ID= 12.96nA = 0A

B.-Regin de Triodo:
 1.- Conecte el circuito de la Figura 2.

Figura 2. Regin de triodo.

2.-Obtenga el valor VGS, VDS, ID y VDSsat. Realice las desigualdades necesarias para obtener demostrar su
operacin en la regin de triodo.

Ensamblaje del segundo circuito y mostrando los valores de:

VGS= -2V
VDS= 4.695V
ID= 304.79 uA
El valor de VDS a partir del cual se entra en esta nueva zona de funcionamiento viene dado por la expresin
 el JFET cae en la zona de saturacin

B.-Regin de Saturacin:

1.- Conecte el circuito de la Figura 3.

Figura 3. Regin de saturacin.

Ensamblaje del circuito donde se muestran los valores de:

VGS= 341.146mV
VDS= 6.559V
ID= 4.091A
El valor de VDS a partir del cual se entra en esta nueva zona de funcionamiento viene dado por la expresin

el JFET cae por segunda vez en la zona de saturacin

Asignacin

Obtenga el punto de operacin Q (V GS, VDS e ID) para cada transistor en los siguientes circuitos mostrados en la Figura 4.
En base a esto determine en que regin est operando. NOTA: RECUERDE QUE SE TRATA DE OTRO TRANSISTOR,
POR TANTO, NECESITA OBTENER EL NUEVO Vt.

Figura 4. Configuraciones para observar la operacin de transistores JFET.

Formula a utilizar
Nuevo Vp = VTO = -2.3973V
Primer circuito ensamblado con los siguientes valores:
VGS = 535.517mV
ID= 680.272 uA
VDS= 3.274V

VGS > Vp y VDS < VGS Vp

Region de saturacion
Segundo circuito ensamblado con los siguientes valores:
VDS = 677.69mV
ID= 3.538mA
VGS= 1.374V

VGS > Vp 0 < VDS < VGS Vp

Region ohmica
Tercer circuito ensamblado con los siguientes valores:
VDS = 10V
ID= 9.948nA = 0A
VGS= 5.778V

VGS < Vp
ID = 0 A

Region de corte