Escuela Superior Politcnica Del Litoral

Electrnica III

Deber#1
Simulaciones de 555

Nombre: Bryan Sangucho

Ejercicio 1

Anlisis

Tenemos el siguiente ejercicio, que posee un integrado 555 que trabaja en modo
monoestable ya que este modelo se caracteriza por tener conectadas sus patas 6 y 7, y
adems de tener una entrada de tipo pulso.

Cuando el transistor se encuentre en zona de saturacin, determinado por la salida Q

del 555, el capacitor empieza a descargarse hasta un valor de 0V, y cuando el transistor
esta en zona de corte, el capacitor se empieza a cargar de manera lineal hasta 8.57 V.

El capacitor se descarga de una manera brusca ya que no se presenta resistencias en el

transistor al momento de su saturacin ni un circuito equivalente al momento de la
descarga. Es por ende que ocurrir este fenmeno en la descarga.
Simulaciones

Se tiene en la figura 1.0, la simulacin de la entrada Vi, un pulso con valores con un
ancho de 0.01ms con un valor de 0 V, y para el resto un valor de 15 V.

Seal de entrada necesaria para el circuito monoestable 555.

6.0V

4.0V

2.0V

0V
0.960ms 0.965ms 0.970ms 0.975ms 0.980ms 0.985ms 0.990ms 0.995ms 1.000ms 1.005ms 1.010ms 1.015ms 1.020ms 1.025ms 1.030ms 1.035ms
V(V2:+)
Time

Figura 1.0. Entrada Vi.

Se tiene en la figura 1.1, la simulacin de los siguientes voltajes.

La grafica de color verde representa la entrada Vi que es la misma a la figura 1.0 y cumple
con las condiciones para formar el pulso de entrada.

La grafica de color marrn, muestra el voltaje de salida, proveniente del pin 3 y tiene su
valor de alto igual al voltaje +Vcc del circuito que es 15 V durante el tiempo de carga del
capacitor en 10 ms

La grafica de color rojo, representa el voltaje del capacitor, en donde este se empieza a
cargar linealmente hasta un valor de 8.58 V cuando la entrada Vi est en bajo (0 V), y
este se descarga bruscamente ya que cuando conmuta el circuito, el transistor se satura
provocando que se observe ese tipo de descarga instantnea en 10 mseg.

5.0V

2.5V

0V
V(V2:+)
20V

0V

-20V
V(U1:OUTPUT)
10V

5V

SEL>>
0V
0s 1ms 2ms 3ms 4ms 5ms 6ms 7ms 8ms 9ms 10ms
V(Q1:c)
Time

Figura 1.1. Voltaje Vi, Vo, Vc.

Porcentajes de Error

Valor Experimental Valor terico Porcentaje de error

Voltaje de carga = 8.58 V Voltaje de carga= 8.57 V 0.1 %

T= 10.01 ms T= 10 ms 0.1 %

Vo= 15 V V0= 15 V 0%

Se obtuvo porcentajes de error entre 0 a 0.1%, indicando que nuestra simulacin fue realizada
con xito. Adems de que las grficas confirman que el comportamiento del circuito es el
correcto.

Conclusiones:

Se pudo observar el comportamiento del capacitor en carga lineal en el intervalo

de 0 a 10 ms.

Al no poseer resistencias en los transistores internos, y este al comportarse en

zona de saturacin al momento de la descarga, lo hace de una manera inmediata
por lo que se observa ese cambio brusco en 10ms.

El circuito se comporta segn la entrada VI, mientras esta en bajo, el capacitor

se carga exponencialmente, pero cuando este est en alto el capacitor se
descarga. Esta es la caracterstica principal de un monoestable, que depende de
la entrada Vi para que el circuito oscile.
Recomendaciones:

No olvidar de establecer el voltaje a t=0 en la simulacin, ya que al no ubicar un

valor de voltaje en la salida del Vo, este siempre marcar 0 V y no se observar
el comportamiento de la salida del capacitor.

Trabajar con el circuito 555B en Pspice ya que este no mostro errores al

momento de realizar las simulaciones.

Tener en cuenta la tabla de valores lgicos del FLip-flop al momento de analizar

los cambios de estado del circuito ya que ya que si se llega a omitir o confundir
la salida del flipflop se realizar mal el anlisis del comportamiento de dicho
circuito.
Ejercicio 2

Tenemos el siguiente ejercicio, que posee un integrado 555 que trabaja en modo
monoestable ya que este modelo se caracteriza por tener conectadas sus patas 6 y 7, y
adems de tener una entrada de tipo pulso.

Cuando el transistor se encuentre en zona de saturacin, determinado por la salida Q

del 555, el capacitor empieza a descargarse hasta un valor de 0V, y cuando el transistor
esta en zona de corte, el capacitor se empieza a cargar de manera lineal hasta 12 V.

El capacitor se descarga de una manera brusca ya que no se presenta resistencias en el

transistor al momento de su saturacin ni un circuito equivalente al momento de la
descarga. Es por ende que ocurrir este fenmeno en la descarga.
 Simulaciones

Se tiene en la figura 2.0, la simulacin de los siguientes voltajes.

La grafica de color verde representa la entrada Vi con un ancho de pulso de 0.3 mseg.

La grafica de color azul, representa el voltaje del capacitor, en donde este se empieza a
cargar exponencialmente hasta un valor de 12 V cuando la entrada Vi est en bajo (0 V),
y este se descarga bruscamente ya que cuando conmuta el circuito, el transistor se
satura provocando que se observe ese tipo de descarga instantnea en 14 mseg.

La grafica de color rojo, muestra el voltaje de salida, proveniente del pin 3 y tiene su
valor de alto igual al voltaje +Vcc del circuito que es 8 V durante el tiempo de carga del
capacitor en 14ms.

10V

5V

0V
V(Vi)
20V

0V

-20V
V(R3:1)
10V

5V

SEL>>
0V
0s 2ms 4ms 6ms 8ms 10ms 12ms 14ms 16ms 18ms 20ms
V(R7:2)
Time

Figura 2.0. Voltaje Vi, Vc, Vo

Porcentajes de Error

Valor Experimental Valor terico Porcentaje de error

Voltaje de carga = 12 V Voltaje de carga= 12.5 V 4%

T= 14 ms T= 14.01 ms 0.1 %

Vo= 7.98 V V0= 8.18 V 2.4 %

Se presentaron errores considerables del 4 % y 2.4 % por la actuacin de diodos y tener,

ya que estos dispositivos elctricos tienen caractersticas diferentes y adems no se
estableci el valor correcto de dicho zener y diodo ya que estos no se comportan de una
manera lineal al momento de la simulacin.

Conclusiones:

Los diodos y zener, manejan el comportamiento de voltaje del capacitor y no

dejan que los valores se disparen. ya que segn el comportamiento del mismo
estos se actan al igual que los transistores de efecto de campo.

El circuito empieza a cargar hasta un valor de 12 V y el transistor esta en zona de

corte, cuando la entrada esta en bajo, y la conmutacin ocurre cuando el
transistor esta en zona de saturacin proveniente de la salida Q del flip flop.

El comportamiento del flip flop es importante ya que manera el estado de

activacin ya sea lineal o saturacin de los transistores internos.
Recomendaciones:

Tener un anlisis previo del circuito antes de trabajar en l, ya que es fcil de

confundir en qu modo va a trabajar el circuito 555, ya sea en astable o
monoestable.

Tomar en cuenta la forma del pulso de entrada Vi, ya que de este depende el
comportamiento del funcionamiento del 555 en modo, ya que, segn el ancho
de mi entrada, el capacitor se cargar o descargar segn el caso.

Tener cuidado al momento de analizar los transistores internos en el cambio de

estado, ya que estos actan en modo de saturacin o abierto como un switch
segn el caso en que se manejen.