Escolar Documentos
Profissional Documentos
Cultura Documentos
LISTA DE EXERCCIOS
CIRCUITOS DIGITAIS
NATAL-RN, 2017
Lista de questes feitas
Q1 Q15 Q29
Q2 Q16 Q30
Q3 Q17 Q31
Q4 Q18 Q32
Q5 Q19 Q33
Q6 Q20 Q34
Q7 Q21 Q35
Q8 Q22 Q36
Q9 Q23 Q37
Q10 Q24 Q38
Q11 Q25 Q39
Q12 Q26 Q40
Q13 Q27 Q41
Q14 Q28 Q43
Q1. Sinal pode ser entendido como uma quantidade fsica mensurvel atravs
da qual energia ou informao pode ser transmitida. Sinal digital aquele cujo
domnio da funo que o modela discreto no tempo (descontnuo), fazendo
com que ele seja definido apenas para determinados instantes de tempo, e alm
disso, sempre assume valores finitos. A diferena entre sinais digitais e
analgicos que, nos analgicos, existem valores para qualquer instante de
tempo, ou seja, so contnuos.
Exemplos de fenmenos digitais: uma luz pode estar acesa ou apagada, um
boto pode estar solto ou pressionado.
Exemplos de fenmenos analgicos: a temperatura ambiente, a velocidade do
nibus circular.
N mx. de quadros
Microprocessador 1
= = 20
50. 103
Q8. Estabelecida em 1965 por Gordon Moore, a Lei de Moore dizia que o poder
de processamentos dos ICs (Integrated Circuits Circuitos integrados) dobraria
a cada 18 meses.
Q9. Nesta figura, vemos dois transistores CMOS, do tipo pMOS,
ligados um ao outro. Esse tipo de transistor, pMOS, funciona da
seguinte maneira: quando uma tenso positiva entre 0 e 1.8V,
valores codificados logicamente como zero (0) colocada nas
entradas x e y chamadas de gate , o material xido atrai os
eltrons do material semicondutor localizado abaixo do gate, entre os dois
terminais, tornando-o condutor na regio entre a fonte e o dreno, fazendo com
que o transistor funcione como uma chave fechada ou uma espcie de ponte
para os eltrons. Ento, no caso da figura, para o circuito conduzir, os valores
de x e y precisam ser ZERO, ou seja, tenses entre 0 e 1.8V.
Q10. a) O operador indicado o OR, pois basta que apenas um dos sensores
espalhados pela casa detecte algum movimento entrada 1 para que a sada
do circuito seja 1, ou seja, exatamente a lgica implementada pela porta OR.
b) Neste caso, o operador indicado o AND, pois para que a sada seja 1, os
trs botes precisam estar apertados simultaneamente entrada 111 e
nenhum deles pode ser solto, caso contrrio a sada deve mudar para 0. A porta
AND a que mais facilmente implementa tal situao, pois ela retorna 1 apenas
quando todas as suas entradas so 1.
c) O operador NOT o mais indicado, pois ser detectada ausncia de luz
quando o sensor de luz retornar zero, ento quando a entrada for zero sem luz
, a sada ser 1 ausncia de luz detectada.
b. F = ab + bc + cd + de
b) F(a; b; c) = ab d) F(a; b; c) = c
Q19 Tabela verdade
abc F
000 0
001 1
010 1
100 1
Q21
abc F F = abc + abc + abc + abc + abc
+ abc (No manipulada)
000 0
F = a(bc + bc + bc) + a(bc + bc +
001 1 bc)
010 1 F = a(bc + b(c + c)) + a(bc + b(c +
011 1 c)) (Distributiva 1)
010 0
011 0
100 0
101 0
110 1
111 1
abcd F abcd G
0000 0 0000 1
0001 0 0001 1
0010 0 0010 1
0011 1 0011 0
0100 0 0100 1
0101 0 0101 1
0110 0 0110 1
0111 1 0111 0
1000 0 1000 1
1001 0 1001 1
1010 0 1010 1
1011 1 1011 0
1100 1 1100 0
1101 1 1101 0
1110 1 1110 0
1111 1 1111 0
000 1
001 1
010 1
011 0
100 0
101 0
110 0
111 0
Q27 F = ab + ab + cd + cd + ac
Q28
abcd F Buscando uma relao que resulta em
uma sada verdadeira quando um
0000 1 nmero par de entradas forem
0001 0 verdadeiras, pode-se encontrar a
seguinte:
0010 0
F = (a XNOR b) XNOR (c XNOR d)
0011 1
Que tambm equivalente a:
0100 0
G = (a XOR b) XNOR (c XOR d)
0101 1
Ambas as equaes (F e G) resultam
0110 1 na tabela verdade ao lado.
0111 0
1000 0
1001 1
1010 1
1011 0
1100 1
1101 0
1110 0
1111 1
Q29 Decodificador 3x8:
abc s7 s6 s5 s4 s3 s2 s1 s0
000 0 0 0 0 0 0 0 1
001 0 0 0 0 0 0 1 0
010 0 0 0 0 0 1 0 0
011 0 0 0 0 1 0 0 0
100 0 0 0 1 0 0 0 0
101 0 0 1 0 0 0 0 0
110 0 1 0 0 0 0 0 0
111 1 0 0 0 0 0 0 0
Q32
Neste demultiplexisador 1x4, tem-se 1
entrada I, 4 sadas O (de 0 a 3) e dois
seletores S (0 e 1). O funcionamento
deste circuito bastante intuitivo, o
conjunto de bits dos seletores
responsvel por decidir para qual das
sadas a entrada I vai se propagar.
Ex.: se os seletores S0 e S1 estiverem,
respectivamente, com os bits 1 e 1,
ento a entrada I vai se propagar para
sada O3. Da mesma forma que, se os
seletores estiverem com 1 e 0, a
entrada se propagar para sada O1.
Q33
* 8 corredores = 8 lampadas = 8 entradas 1;
* Chave com valores de 0 a 7 = 3 bits = 3 seletores;
* Chave com apenas dois valores = habilitao (enable)
do sistema;
Q35
Concluses:
Enquanto C (enable) estiver em 0,
tanto S1 como R1 tambm estaro
em 0, por causa das portas AND, e
consequentemente, valor de Q no
muda.
A entrada S1 s ser 1 quando C e S
forem em 1.
J R1, s ser 1 quando C e R forem
em 1.
Quando S1 estiver em 1 e R1 estiver
em 0, a sada Q ser 1. Mas quando
R1 passa a ser 1, a sada Q retorna
para 0.
Q36
Concluses: o Latch D ainda
mais confivel que o Latch
Sensvel, pois com a adio de uma
porta NOT entre o S e o R, se torna
impossvel que ambos possuam o
valor 1 simultaneamente,
acabando, assim, com o problema
de indefinies na sada Q.
De forma sucinta, o Latch D
funciona da seguinte maneira:
quando o enable (C) estiver em 1, o
valor de D ir se propagar para
sada Q, seja ele 1 ou 0. Mas
quando o C estiver em 0, o valor da
sada Q ser mantido independentemente do valor de D, ou seja, entradas no
sero aceitas e o Latch trabalha como uma memria de um bit (Q).
Q37
Concluses: no Latch mestre, o
clock Cm ser 1 quando o clk for 0,
permitindo que a entrada Dm se
propague para sada Qm. Quando
o clk sobe o nvel para 1, o Cm
desce para 0 e o Latch mestre
passa a ignorar a entrada D,
armazenando, assim, a sada Qm,
que ser a entrada Ds do Latch
escravo. Como o Cs est alto, a
entrada Ds vai direto para sada
Qs.
possvel notar, ento, que
apenas na subida do clk, quando o
Cs sobe tambm, que a entrada
D vai se propagar para sada. Esse
o princpio de funcionamento do Flip-Flop D sensvel borda.
Nota-se tambm que exatamente nos momentos de subida do clock sinal C no
diagrama de tempo o D sempre est em 0, por isso que o Qs se mantm
sempre 0.
Q38
Q39
Q41
Concluso: primeiro, temos 4 registradores, de 8 bits cada (Ra, Rb, Rc e Rd),
ligados em srie (sada de um na entrada do prximo). Ento, a cada subida do
clock, os 8 bits que esto na entrada de cada registrador passam para o
registrador seguinte, fazendo com que, em 4 subidas de clock, tenham sido
armazenadas 4 entradas de 8 bits cada.
Para escolher alguma das 4 sadas de 8 bits, pode-se utilizar 8 MUX 4x1, cada
MUX para um dos 8 bits de sada e compartilhando os mesmos seletores S0 e
S1, dessa forma, para cada combinao possvel de S0 e S1, temos um dos 8
bits da mesma sada (uma das 4 possveis), resultando em uma nica sada de
8 bits escolhida a partir dos seletores.
Circuito na prxima pgina.
Q43