Eletrnica Digital

Flip-Flops

Prof. Csar M. Vargas Bentez

 Agenda
Registradores

Lgica combinacional x Lgica sequencial

Latchs e Flip-Flops Introduo

Exerccios e experincias de laboratrio

 Registradores
Projetos grandes e complexos so normalmente
sncronos, com circuitos sequenciais geralmente ocupando
uma grande parte do sistema.

Para construir circuitos sequenciais, so necessrios

registradores.

Os registradores podem ser separados em dois grupos:

Latchs
Flip-Flops

Latchs podem ser subdividos em: tipos RS, D

Flip-Flops podem ser subdividos em: RS, D, T, JK.

 Registradores
Os tipos de Flip-Flops mais utilizados so os tipos D e T.

O tipo de Latch mais utilizado o tipo D.

 Lgica combinacional x Lgica sequencial
Conforme estudamos nas aulas anteriores,
Um circuito combinacional aquele no qual as sadas
dependem exclusivamente das entradas ATUAIS.

- Circuitos combinacionais no possuem memria nem

elos de realimentao.

Circuitos sequenciais dependem de um ou mais estados

anteriores do sistema.
So necessrios:
- elementos de memria
- Sinal de clock para controlar o funcionamento do
sistema (sincronismo, evoluo do sistema)

A memria normalmente construda com Flip-Flops e Latchs.

 Lgica combinacional x Lgica sequencial

Entradas Sada

Circuito lgico
Entradas Sada
Circuito lgico combinacional
combinacional

Circuito combinacional
Elementos de clock
memria
reset

Circuito sequencial
 Flip-Flops
Elemento de memria construdo com portas lgicas.
Tambm chamado de multivibrador biestvel.

Smbolo genrico:

Q Sada normal

Entradas
FF
Q Sada invertida
 Flip-Flops
Latch RS (ou SRL SR-LATCH)

- Circuito de memria com duas entradas: s (set), r (reset)

E duas sadas: Q e /Q (ou q e q)

Quando s = 1 seta a sada Q s=1 Q=1

Quando r = 1 reseta a sada Q r=1 Q=0

 Flip-Flops
Latch RS (ou SRL SR-LATCH)
Memria!
- Com portas NOR:

S R Q /Q
0 0 No altera
0 1 0 1 reset
1 0 1 0 set
1 1 0 0

Invlido
 Flip-Flops
Latch RS (ou SRL SR-LATCH)

- Com portas NOR: exemplo de formas de onda

 Flip-Flops
Latch RS (ou SRL SR-LATCH)

- Com portas NOR: exemplo de formas de onda

Set
Q=1 Q=0 Q=1
Set Reset Reset
Q=1 Q=0 Q=0
 Flip-Flops
Latch RS (ou SRL SR-LATCH)
Proibido
- Com portas NAND:

S R Q /Q
0 0 1 1
0 1 1 0 set
1 0 0 1 reset
1 1 No altera

Obs.: o Set e o Reset Memria!

So ativos por nvel
BAIXO
 Flip-Flops
Latch RS - Smbolo simplificado
a) Com portas NOR:
set e reset ativos
em nvel alto

b) Com portas NAND:

set e reset ativos
em nvel baixo
 Flip-Flops
Latch RS (ou SRL SR-LATCH)

- Exemplo de Aplicao 1: circuito de debouncing

(ou circuito anti-trepidao).

(TOCCI et al, 2007)

 Flip-Flops
Latch RS (ou SRL SR-LATCH)

- Exemplo de Aplicao 1: circuito de debouncing

(ou circuito anti-trepidao).

Resistor de pull-up

(TOCCI et al, 2007)

 Flip-Flops
Latch RS (ou SRL SR-LATCH)

- Exemplo de Aplicao 2: alarme

- Latch RS (NOR)
- Sensores reed-switch e de presena
- Rel + sirene
- push-button NF
- Resistores de pull-up
 Flip-Flops
Latch RS com ENABLE (habilita)

Smbolo simplificado
Obs.: Set e Reset ativos em nvel
ALTO
 Flip-Flops
Latch RS com ENABLE (habilita)
Memria!

ENA S R Q /Q
0 x x No altera
1 0 0 No altera
1 0 1 0 1 reset
1 1 0 1 0 set
1 1 1 1 1

Obs.: Set, Reset e ENABLE ativos em nvel

ALTO Invlido
Proibido
 Flip-Flops
Latch RS com ENABLE (habilita)
Memria!

ENA S R Q /Q
1 x x No altera
0 0 0 No altera
0 0 1 0 1 reset
0 1 0 1 0 set
0 1 1 1 1

Obs.: Set e Reset ativos em nvel

ALTO Invlido
Proibido
Enable ativo em nvel BAIXO
 Flip-Flops
Latch RS com Enable e entradas diretas
ENA SET RESET S R Q /Q

0 0 1 x x 1 0

0 1 0 x x 0 1

0 1 1 x x No altera

1 1 1 0 0 No altera

1 1 1 0 1 0 1

1 1 1 1 0 1 0

1 1 1 1 1 1 1
 Flip-Flops
Latch RS com Enable e entradas diretas
ENA SET RESET S R Q /Q

0 0 1 x x 1 0

0 1 0 x x 0 1

0 1 1 x x No altera

1 1 1 0 0 No altera

1 1 1 0 1 0 1

Smbolo simplificado
1 1 1 1 0 1 0

1 1 1 1 1 1 1
 Flip-Flops
Latch RS com ENABLE

Observaes:
- A entrada Enable pode ser utilizada como entrada
de clock por nvel (no por borda/transio)

- Enable = 0 pode ser interpretado como hold

- Enable = 1 o latch RS funciona no modo normal.
 Flip-Flops
Latch D (transparente)

- O latch tipo D um circuito sensvel a nvel.

Transparente enquanto o clock baixo (ou alto)
Opaco enquanto o clock alto (ou baixo)

- Smbolo simplificado:

D Q
D Q

clk
clk

Clk sensvel a nvel Baixo

Clk sensvel a nvel ALTO
 Flip-Flops
Latch D (transparente)

- Quando o latch D est transparente, sua sada cpia da

entrada D (Q=D)
- Quando o latch D est opaco, a sua sada permanece no
estado em que estava no momento em que o latch D se
tornou opaco (Q+ = Q)
Onde, Q+ = estado da sada Q no prximo estado
Q = estado da sada Q no momento em que o
latch D se tornou opaco
 Flip-Flops
Latch D (transparente)

D Q D Q

clk clk

Clk sensvel a nvel ALTO Clk sensvel a nvel Baixo

Clk Q+ Clk Q+
0 Q Memria! 1 Q Memria!
1 D 0 D
 Flip-Flops
Latch D (transparente)

- Como construir um Latch D a partir de um RS?

 Flip-Flops
Os Latchs so sensveis a nvel lgico

Os Flip-Flops so derivados dos Latchs

Os Flip-Flops so sensveis a borda (transio)
Por exemplo:
- o latch D transparente durante todo um semiperodo do
clock

- o Flip-Flop D transparente somente durante uma das

transies do clock (transio de subida ou descida)
Flip-Flops podem ser disparados em borda de subida ou
descida (depende da sua construo)
Obs.:
- transio de subida = transio ascendente ou borda positiva
- Transio de descida = transio descendente ou borda negativa
 Flip-Flops
Clock:
- Em circuitos/sistemas sncronos, o clock coordena o
funcionamento/ao dos blocos;

- O clock pode ser uma onda quadrada (duty cycle de 50%)

ou uma onda retangular;

- P.ex.: A sada de um circuito pode ser atualizada na borda

de descida, subida ou em ambas;

- Circuitos sncronos so mais confiveis;

- Geralmente, circuitos sncronos so mais fceis de

projetar.
 Flip-Flops
Clock: exemplo

clock Onda
Quadrada
De clock

p.ex.: de
100MHz
Sadas
De
Circuitos
(blocos)

Como gerar um sinal de clock?

Circuitos Osciladores (h diversas tcnicas)
 Flip-Flops
Clock: Nveis e bordas/transies

Borda de subida Borda de descida

Nvel ALTO

Nvel BAIXO
 Flip-Flops
Flip-Flop RS:

S Q S Q

CLK CLK

R /Q R /Q

Clk por borda de subida Clk por borda de descida

CLK S R Q /Q CLK S R Q /Q
, 1, 0 x x No altera , 1, 0 x x No altera
0 0 No altera 0 0 No altera
0 1 0 1 0 1 0 1
1 0 1 0 1 0 1 0
1 1 1 1 1 1 1 1
 Flip-Flops
Flip-Flop D:

D Q D Q

CLK CLK

/Q /Q

Clk por borda de subida Clk por borda de subida

Clk Q+ Clk Q+
, 1, 0 Q Memria! , 1, 0 Q Memria!
D D
 Flip-Flops
Flip-Flop JK:
- No possui estado invlido (como o RS)

J Q J Q

CLK CLK

K /Q K /Q

Clk por borda de subida Clk por borda de descida

 Flip-Flops
Flip-Flop JK:

J Q CLK J K Q /Q
, 1, 0 x x No altera
CLK
0 0 No
K /Q altera(hold)
0 1 0 1
1 0 1 0
Clk por borda de subida
1 1 Comuta

Inverte o estado das sadas

Se Q era 0 Q+ = 1
Se Q era 1 Q+ = 0
Modo Toggle!
 Flip-Flops
Flip-Flop T (Toggle) :

T Q CLK T Q /Q
, 1, 0 x No altera
0 No altera
CLK /Q 1 Comuta

Clk por borda de subida

Utilizado para:
- diviso de frequncia gerao de sinais de clock a partir de
Outros sinais de clock

- Contadores
 Flip-Flops
Flip-Flop D a partir de JK:
 Flip-Flops
Flip-Flop T a partir de JK:
 Flip-Flops
Expresses booleanas:

- Flip-Flop JK: Q + = J Q0 + KQ0

+
- Flip-Flop T: Q = Q0

- Flip-Flop D: +
Q =D
Estas operaes acontecem na transio/borda
 Flip-Flops
Flip-Flop JK com entradas assncronas:
- Afetam a sada independentemente do sinal de clock

CLK J K Preset Clear Q /Q

x x x 0 1 1 0
Preset x x x 1 0 0 1
J Q
x x x 0 0 No utilizado
CLK , 1, x x 1 1 No altera
0

K /Q 0 0 1 1 No
altera(hold)
Clear
0 1 1 1 0 1
1 0 1 1 1 0
1 1 1 1 Comuta
 Exerccios
1. Exerccio: desenhe a forma de onda na sada Q
Flip-Flop JK
 Exerccios
2. Exerccio: desenhe a forma de onda na sada Q

Flip-Flop D
 Exerccios (laboratrio)
Componentes utilizados nesta prtica:

- Latch RS : 74279
 Exerccios (laboratrio)
Componentes utilizados nesta prtica:

- Flip-Flop JK: 74112

 Exerccios (laboratrio)
Componentes utilizados nesta prtica:

- Flip-Flop D: 7474
 Exerccios (laboratrio)
3. Monte um circuito de debouncing com Latch RS
- Obtenha a forma de onda na sada com e sem o circuito de
deboucing
 Exerccios (laboratrio)
4. Exerccio: desenhe a forma de onda na sada Q

D Q
CLK
1kHz /Q

- Descreva o funcionamento do circuito. Suponha que o estado

inicial de Q = 0 desenhe a forma de onda da sada Q

- Obtenha a forma de onda com o osciloscpio

 Exerccios (laboratrio)
5. Exerccio: desenhe a forma de onda na sada Q
Descreva o funcionamento do circuito. Suponha que o estado inicial
de Q = 0
+5V
+5V

T Q
T Q
CLK
CLK
1kHz /Q
/Q

- Monte os FF-T utilizando FF-JK

- Obtenha a forma de onda das duas sadas Q
- Mea a frequncia dos sinais
 Exerccios (laboratrio)
6. Circuito de sincronizao de sinais

- Circuito sem sincronizao:

- Circuito com sincronizao:

 Exerccios (laboratrio)
6. Circuito de sincronizao de sinais

- Circuito sem sincronizao:

-Observe o funcionamento
dos dois circuitos. Compare!

-Utilize um clock de frequncia

baixa. P.ex.: 10Hz, 100Hz

- Circuito com sincronizao: Observao: o bloco Chave

sem trepidao o circuito
implementado no
Exerccio 3