Escolar Documentos
Profissional Documentos
Cultura Documentos
INFORME FINAL N5
V. CUESTIONARIO FINAL:
1. Presente las simulaciones y comentarios de los circuitos verificados en la parte
experimental.
------------------------------------------------------------------------------------------------------------------------------
Puesto que hay tres entradas y un total de ocho minitrminos, se necesita un decodificador de
3 a 8 lneas. La implementacin se muestra en la figura 4-21. El decodificador genera los ocho
minitrminos para x, y, z. La compuerta OR de la salida S forma la suma lgica de los
minitrminos 1, 2, 4 y 7. La compuerta OR de la salida C forma la suma lgica de los
minitrminos 3, 5, 6 y 7.
Una funcin con una lista larga de minitrminos requerir una compuerta OR con un gran
nmero de entradas. Una funcin con una lista de k minitrminos se expresa en su forma
complementada F empleando 2^n -k minitrminos. Si el nmero de minitrminos de una
funcin es mayor que 2^n /2, podremos expresar F con menos minitrminos. En tal caso,
resulta ventajoso utilizar una compuerta NOR para sumar los minitrminos de F. La salida de la
compuerta NOR complementa esta suma y genera la salida normal F. Si se usan compuertas
NAND para el decodificador, como en la figura 4-19, las compuertas externas debern ser
NAND en lugar de OR. El motivo es que un circuito de compuertas NAND de dos niveles
implementa una funcin de suma de minitrminos y equivale a un circuito AND-OR de dos
niveles.
------------------------------------------------------------------------------------------------------------------------------
Solucin.
Tenemos que EN_L est conectado tanto a 1G_L como a 2G_L. Por lo tanto, los dos
decodificadores se pueden activar al mismo tiempo haciendo dos buffers tristate activos, cuyas
salidas estn conectadas y causan drenaje de corriente excesivo. Podemos poner un inversor
de EN_L a 1G_L o 2G_L para resolver el problema.
------------------------------------------------------------------------------------------------------------------------------
4. Dada la funcin de 4 variables:
F (A, B, C, D) = A B + A C(/D) + BC + C D.
Se pide:
b) Aadir en cada caso las puertas lgicas adicionales mnimas que se consideren necesarias.
------------------------------------------------------------------------------------------------------------------------------
5. Indique las posibles fallas para cada uno de los circuitos (a), (b), (c) mostrados en la figura:
------------------------------------------------------------------------------------------------------------------------------
Para poder direccionar 1Kib de memoria se necesitaran 10 bits, ya que la cantidad de salidas
seria 210, igual a 1024.
De esta manera:
------------------------------------------------------------------------------------------------------------------------------
VI. CONCLUSIONES Y OBSERVACIONES: