TRABAJO INDIVIDUAL FASE 4

FISICA ELECTRONICA

Presentado por:
LILIANA ANDREA MEDINA MENESES
C.C. 1086132029

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

AGUAZUL CASANARE
16 Nov-2017
1. Cada integrante del grupo debe elegir una de las siguientes funciones
Booleanas, simplificarlas, implementar el circuito asociado y dibujar el
diagrama de tiempos correspondiente. Haciendo la comprobación en el
simulador y marcando las simulaciones con sus datos personales.
ADB+C’D+BC’D+ADC
Esta imagen corresponde al diagrama de tiempos

2. Realice el montaje de los siguientes circuitos y a partir del datasheet de

cada uno de los integrados, describa el funcionamiento de los mismos,
identificando que tipo de circuito es.
Información de datasheet 4017.
Son 5 características y cuatro contadores de Yohnson que prueba 100%, probando
10 y 8 salidas decodificadas respetivamente. Las entradas incluyen un reloj, un
RESET, un 5v. 10 v, y 15 v para cumplir con el requerimiento de la señal INHIBIT.
La acción Stan en el circuito de entrada CLOCK proporcionada una configuración
de pulso que permite un reloj ilimitado. Descripción de los tiempos de subida y de
bajada del pulso de entrada B; estos contadores son avanzados, un conteo en el
contador decimal de transacción positiva de la señal del reloj, si la señal del reloj
(CD4017B) es baja.
Contador R, contador binario el avance del codificador mediante la lineal del reloj
esta inhibit. División de frecuencia cuando la señal de inhibición del reloj es alta.
Una señal de resetear alta disminuye el contador E contrarresta su conteo de cero.
La configuración de recuentro de Jhonson Couter R divide-by-n permite el
funcionamiento de alta velocidad E para la aplicación adicional. Decodificación de
entrada y salida de picos libres de kee ICAN-6166.
Se proporciona protección anti robo para garantizar una secuencia de conteo
adecuada, las salidas decodificadas, son normalmente bajas y van aplicaciones,
solo hasta su respectivo tiempo de codificado.
Cada salida decodificada permanece alta para una señal de CARRYYOUT. Un ciclo
cada 10 ciclos de reloj de entrada CD4017B o cada ocho clock, ciclos de entrada
de 16 derivaciones CD4022B y se usa para 16-lead thin. El DC4017B conduce 16
paquetes de contorno pequeño.
 3. A partir de la siguiente tabla de verdad diseñe el circuito que responda a la
misma y valide su funcionamiento en el simulador por medio del diagrama de
tiempos.
a. Haga uso del mapa de karnaugh para simplificar el diseño e impleméntelo
como un subcircuito, donde las entradas estarán controladas por un
dipswitch en configuración Pull-up.
b. Tenga en cuenta que la X representa estados que pueden tomar valores
1 o 0 y pueden emplearse para simplificar el diseño.

Mapa de karnaugh
Grafica de compuertas
A continuación, se simula para así verificar la tabla de valores, en el caso de la
grafica tenemos que A=1, B=1, C=0 Y D=1 se tiene como resultado 1

Para la siguiente grafica tenemos que: A=0, B=0, C=1 Y D=0 se tiene como
resultado 0, tal como la tabla de valores