Você está na página 1de 2

DATOS GENERALES.

Nombre
Materia:
Matricula:
DATOS DE LA INVESTIGACIÓN.

Objetivo.
Lenguajes

DESARROLLO
Investiga.
1. ¿Qué es el lenguaje verilog?
2. ¿Qué es el lenguaje UDL/I?
3. ¿Qué es el lenguaje VHDL?
4. ¿Dentro de VHDL que es la síntesis automática?
5. ¿Dentro de VHDL que es la diagnosis de fallos?
6. ¿Dentro de VHDL que es la verificación formal?
7. ¿Dentro de VHDL que son los modelos de rendimiento?
8. ¿Dentro de VHDL que es la documentacion?
9. ¿Define CDL?
10. ¿Define DDL?
11. ¿Define AHPL?
12. ¿Define ISPS?
13. ¿Define TIHDL?

Practica.
1. Realiza las tablas de verdad para AND, OR, NOT, XOR
2. Encuentra un diagrama electrónico (como la imgen) para cada uno de las operaciones.

CONCLUSIÓN

BIBLIOGRAFÍA

Observaciones.
1. La información contenida en el archivo que envíes tiene que ser de tu propia autoría, no
está permitido el copiar y el pegar.
2. La bibliografía consultada puede ser un libro u hipervínculos.