UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

FACULTAD DE INGENIERÍA

LAB. DISEÑO DE SISTEMAS DIGITALES

PRÁCTICA 8
ROM automática y FETCH

Profesora:
Fonseca Chávez Elizabeth

Alumno:
Hernández Tzintzun Daniel

Grupo: 5

Fecha de entrega: 19 de abril de 2017

 Objetivo: Construir o modificar la antigua ROM de la práctica pasada para que muestre las iniciales de
forma automática. Armar FETCH.

 Introducción:

ROM:
La memoria de sólo lectura, conocida también como ROM (read-only memory), es un medio de
almacenamiento utilizado en ordenadores y dispositivos electrónicos, que permite sólo la lectura de la
información y no su escritura, independientemente de la presencia o no de una fuente de energía. Cabe
recordar que esta es una memoria de acceso secuencial.
Los datos almacenados en la ROM no se pueden modificar, o al menos no de manera rápida o fácil. Se
utiliza principalmente en su sentido más estricto, se refiere solo a máscara ROM (MROM), que se fabrica
con los datos almacenados de forma permanente y, por lo tanto, su contenido no puede ser modificado
de ninguna forma. Sin embargo, las ROM más modernas, como EPROM y Flash EEPROM, efectivamente
se pueden borrar y volver a programar varias veces, aun siendo descritos como "memoria de sólo
lectura" (ROM). La razón de que se las continúe llamando así es que el proceso de reprogramación en
general es poco frecuente, relativamente lento y, a menudo, no se permite la escritura en lugares
aleatorios de la memoria.

FETCH:
Un ciclo de instrucción (también llamado ciclo de fetch) es el periodo de tiempo que tarda la unidad
central de proceso (CPU) en ejecutar una instrucción de lenguaje máquina.

Secuencia de acciones del ciclo de instrucción:

1. Buscar la instrucción en la memoria principal

Se vuelca el valor del contador de programa sobre el bus de direcciones. Entonces la CPU pasa la
instrucción de la memoria principal a través del bus de datos al Registro de Dirección de Memoria (MAR).
A continuación, el valor del MAR es colocado en el Registro de Instrucción Actual (CIR), un circuito que
guarda la instrucción temporalmente de manera que pueda ser decodificada y ejecutada.
2. Decodificar la instrucción
El decodificador de instrucción interpreta e implementa la instrucción. El registro de instrucción (IR)
mantiene la instrucción en curso mientras el contador de programa (PC, program counter) guarda la
dirección de memoria de la siguiente instrucción a ser ejecutada.
 Recogida de datos desde la memoria principal
 Se accede al banco de registros por los operandos (solo si es necesario)
 Se calcula el valor del operando inmediato con extensión de signo (solo si es necesario)
3. Ejecutar la instrucción
A partir del registro de instrucción, los datos que forman la instrucción son decodificados por la unidad
de control. Ésta interpreta la información como una secuencia de señales de control que son enviadas a
las unidades funcionales relevantes de la CPU para realizar la operación requerida por la instrucción
poder terminarla y seguir así.
4. Almacenar o guardar resultados
El resultado generado por la operación es almacenado en la memoria principal o enviado a un dispositivo
de salida dependiendo de la instrucción. Basándose en los resultados de la operación, el contador de
programa se incrementa para apuntar a la siguiente instrucción o se actualiza con una dirección diferente
donde la próxima instrucción será recogida.
 Desarrollo:

ROM:

- Código compilado de ROM automática:

- Prueba en FPGA:
FETCH:

- Código compilado:

- Prueba en FPGA:

Ya que en la tarjeta se va mostrando el resultado continuamente, mostraré algunos ejemplos de

cómo se ve en la tarjeta.
 Conclusiones:

- Nuevamente usamos una ROM en esta práctica, creo que es bueno ver y tener ejemplos diferentes
para un mismo caso.
- La diferencia de la ROM vista en esta práctica es que mostraba las iniciales automáticamente que
nosotros guardamos en un archivo externo.
- Para el caso del FETCH, retomamos un contador visto anteriormente y lo modificamos para agregarle
más estados y que funcionara correctamente.
- Se comprobó el funcionamiento de FETCH para cada estado mediante la prueba en FPGA, en el cual
comprobamos para 9 estados porque utilizaríamos sólo un display, pero habrá que hacerlo completo
y que tenga los estados del 0 al 15.