Compuertas Compuertas lógicas

Lógicas z Circuito básico

z n≥1 entradas binarias
z 1 o más salidas binarias
Mario Medina C. z Implementa una función lógica de las entradas
mariomedina@udec.cl z Dispositivos físicos que representan las
operaciones binarias estudiadas
z Eléctricos
z Hidráulicos
z Mecánicos
z Ejemplo: sumador LEGO

Ejemplos de sumadores
binarios Tubos al vacío
Compuertas lógicas
Hecho en cartón
Hecho en madera
z Usuario ve la compuerta como caja negra
z Sólo importa su comportamiento de salida
z No necesita conocer funcionamiento interno
z Conocer las condiciones de operación
z Toda expresión booleana puede
Hecho en metal
implementarse físicamente mediante la
Hecho con Legos
interconexión de puertas lógicas
z La representación de los elementos
interconectados se conoce como esquemático.

Compuertas lógicas Puerta lógica AND

z Puertas lógicas básicas z f = A*B
z AND: intersección o producto lógico z Símbolos más usados
z OR: unión o suma lógica z Simbología militar o distintiva
z NOT: complemento o inversión z Simbología rectangular o europea
z NAND y NOR: basadas en las anteriores
z XOR: OR exclusivo
z NEXOR: equivalencia o NOT XOR
z Buffers: acopladores

©Mario Medina C. 1
 Puertas AND de más entradas Puerta lógica OR
z La compuerta anterior puede extenderse z f=A+B
a más variables
z f = A*B*C*D

z Diferencia conceptual y funcional entre

producto lógico (AND) y suma lógica (OR), y
sus pares aritméticos, ^ y v.

Puerta lógica NOT Puerta lógica NAND

z f = A’ z f = (A*B)’ = A’ + B’

z Triángulo + burbuja z AND con salida negada

z Triángulo: función acopladora (buffer) z OR con entradas negadas
z Burbuja: función de inversión o z Otras notaciones
complementación z A|B (Sheffer Stroke)
z AÇB (Sheffer Stroke) Henry M. Sheffer
(1882 – 1964)

Puerta lógica NAND Puerta lógica NOR

z NAND es más común que AND z f = (A + B)’ = A’*B’
z Más fácil de fabricar
z Eléctricamente más conveniente
z NAND es conjunto funcionalmente completo z OR con salida negada
z Es posible construir otras compuertas lógicas z AND con entradas negadas
utilizando solamente compuertas NAND Otras notaciones
z AÈB (Peirce Arrow)
z A†B (Quine Dagger) Charles S. Peirce
(1839 – 1914)

©Mario Medina C. 2
 Puerta lógica XOR
z f = A⊕B = A’B + AB’
z Salida es 1 si las entradas son diferentes
z Operador de desigualdad
z Salida es 1 si paridad es impar
z XOR de 2 entradas es común
z Posible XOR de 3 o más entradas, pero es raro
Puerta buffer
z f=A
z Salida es igual a la entrada
z Compuerta mejora características eléctricas
de la señal
z Aumenta la corriente
z Mejora las transiciones 0→1 y 1→0
Conjuntos funcionalmente
completos
z NOR con ambas entradas unidas es un NOT
z NAND con ambas entradas unidas es NOT
z Las funciones {NAND} y {NOR} son, cada
una, conjuntos funcionalmente completos
z Toda función de conmutación puede
implementarse usando sólo compuertas NAND
ó compuertas NOR
©Mario Medina C.
Puerta lógica NEXOR
z f = A≡B = AB + A’B’
z Salida es 1 si las entradas son iguales
z Operador de equivalencia
z Llamado también XNOR, NXOR
z Salida es 1 si paridad es par
Conjuntos funcionalmente
completos
z Conjunto funcionalmente completo
z Operadores pueden implementar cualquier
función de conmutación
z Conjunto {AND, OR y NOT} es
funcionalmente completo
z Pero, AND es OR con entradas y salida negadas
z Y, OR es AND con entradas y salida negadas
z Entonces, conjunto {OR, NOT} es completo
z También lo es {AND, NOT}
Conjuntos funcionalmente
completos
z Importancia de conjuntos funcionalmente
completos y equivalencias entre funciones
z No disponibilidad de uno o varios tipos de
puertas lógicas
z X ó X’ disponibles,pero no ambas
z Requerimientos eléctricos específicos
z Costos de implementación
z Menor número de puertas generalmente no
implica simplicidad de implementación
3
 Equivalencias entre puertas Lógica positiva y negativa
AND + NOT OR + NOT NAND NOR z En la práctica, compuertas lógicas no
funcionan con 0s y 1s
AND
z Manuales de fabricantes especifican niveles
lógicos de voltajes H y L
OR
z Lógica positiva asume que H = 1 y L = 0
z Lógica negativa asume que H = 0 y L = 1
NAND
z Interpretación de H y L asigna funciones
lógicas diferentes al mismo circuito
NOR

Lógica positiva y negativa Lógica positiva y negativa

z Fabricantes expresan el comportamiento
físico real
z El usuario interpreta las señales
Datos Fabricante Lógica Positiva Lógica Negativa
z El equivalente en lógica negativa de una
A B f A B f A B f función en lógica positiva es el dual de la
L L L 0 0 0 1 1 1
función
L H L 0 1 0 1 0 1
H L L z Las definiciones de puertas (AND, OR, etc) se
1 0 0 0 1 1
H H H 1 1 1 0 0 0 refieren siempre a lógica positiva para
entradas y salidas.

Ejemplo: apertura de una

Lógica positiva y negativa válvula
z Para evitar confusiones, use solo lógica z Válvula se abre sólo si se cumplen A y B
positiva o negativa en el diseño z A: petición de llenado
z Esto no siempre es posible z B: estanque vacío
z Puede haber lógicas mezcladas z C: apertura de válvula
z Una salida activa alta puede conectarse a una A A
(activa alta) C C
entrada activa baja (activa alta)
(activa baja)
(activa baja)
z Una señal activa alta (baja) indica que la B
acción esperada se produce cuando el voltaje (activa
alta)
B
(activa baja)
es alto (bajo) Lógica Positiva Lógica Negativa

©Mario Medina C. 4
 Ejemplo: apertura de una Ejemplo: apertura de una
válvula válvula
z Puede resultar confuso interpretar el tipo de z Esquema anterior cumple con lo requerido
lógica con que se diseña un esquemático. z Complicado de entender por ops. de inversión
z Convenciones z Convención
z Todas las puertas usan lógica positiva z hacer corresponder las entradas activas bajas de una
z Marcar explícitamente señales activas bajas A puerta, con salidas activas bajas (bubble matching)
(activa baja)
z Burbuja en la entrada o salida correspondiente C
(activa baja) A
A (activa baja)
(activa baja) C
C B (activa baja)
(activa baja) (activa
baja)
B B
(activa baja) Bubble (activa baja)
mismatch

Notaciones alternativas Circuitos integrados

z Conjunto de resistencias, diodos y
transistores fabricados en una sola pieza de
material semiconductor (generalmente
silicio) llamada sustrato (die)
z El chip se encuentra dentro de un
receptáculo plástico o cerámico que tiene
pines para la interconexión
z Dual Inline Package (DIP)
z Plastic Leaded Chip Carrier (PLCC)

Ejemplos de circuitos Encapsulados típicos de SSI y

integrados MSI
z DIPs, SOICs y PLCCs z Componentes DIP z Componentes SOIC
(Dual In-line Package) (Small Outline Inline
Package) 0.335 – 0.334 in.
0.740 – 0.770 in. 14 13 12 11 10 9 8

14 13 12 11 10 9 8

0.250 ± 0.010 in. 0.228 – 0.244 in.

1 2 3 4 5 6 7

1 2 3 4 5 6 7
Pin no.1 Lead no.1
identifiers identifier
14
1 14
1

©Mario Medina C. 5
 Clasificación de complejidad
Encapsulados típicos de LSI de circuitos integrados
z Circuitos integrados digitales
z Conjunto de puertas logicas fabricadas sobre
una misma base semiconductora
z Han tenido un desarrollo sostenido tendiente a:
z Reducir el tamaño físico
z Reducir el retardo
z Reducir el consumo de potencia
z Incluir funciones más complejas
z Reducir los costos de fabricación

Fabricación de circuitos
Clasificación de CI por escala
integrados
de integración
z Wafer de silicio de 5”
z Chips SSI y MSI vistos en clases se usan
con cientos de
como interfaz para CI más complejos
pequeñas “IC dies”
Complejidad Compuertas por chip
Small Scale Integration (SSI) menos de 12
Medium Scale Integration (MSI) 12 a 99
Large Scale Integration (LSI) 100 a 9999
Very Large Scale Integration (VLSI) 10000 a 99999
Ultra Large Scale Integration (ULSI) 100000 a 999999
Giga Scale Integration (GSI) 1000000 o más

Familia TTL (Transistor-

Transistor Logic) Familia TTL
Chip ID. Función
z Utilizan transistores bipolares (PNP - NPN) 7400 Quad 2 input NAND
z Familia más popular de circuitos integrados 7408 Quad 2 input AND
z Todos los chips de esta serie comienzan con este 7432 Quad 2 input OR
número (7400, 7402, 7438, etc) 7486 Quad 2 input XOR
z Subfamilias derivadas incorporan nuevas tecnologías 7410 Triple 3 input NAND
z Idéntica configuración de pines y operación lógica 7411 Triple 3 input AND
z Diferencias están en características eléctricas 7427 Triple 3 input NOR
(potencia, velocidad, etc) 7420 Dual 4 input NAND
7421 Dual 4 input AND
z C. I. de la familia TTL usan 0V y 5V (Vcc) como
7404 Hex Not
estados lógicos 0 y 1 7430 8-input NAND

©Mario Medina C. 6
 Configuraciones de IC típicos Familias TTL
VCC VCC VCC VCC
14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8
z Tecnología Schottky: alta frecuencia de
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
conmutación y uso eficiente de la potencia
GND GND GND GND
'00 ' 02 '04 '08
Serie TTL Prefijo Ejemplo
VCC VCC VCC VCC
14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 Estándar 74 7404
Baja potencia 74L 74L04
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 Alta velocidad 74F 74F04
GND GND GND GND
'10 '11 '20 '21 Schottky 74S 74S04
VCC
14 13 12 11 10 9 8
VCC
14 13 12 11 10 9 8
VCC
14 13 12 11 10 9 8
VCC
14 13 12 11 10 9 8
Schottky baja potencia 74LS 74LS04
Schottky avanzada 74AS 74AS04
Schottky avanzada de baja potencia 74ALS 74ALS04
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7

'27
GND
'30
GND
'32
GND
'86
GND Bajo voltaje (3.3V) 74LV 74LV04

Familias CMOS Familias CMOS

z Posteriores a tecnología TTL z La mayoría son eléctricamente compatibles
z Menor consumo de potencia con TTL
Serie CMOS Prefijo Ejemplo
z Usan VDD en rango 4V a 15V como 1 lógico
Estándar CMOS 74C 74C04
z Familia 4000: alternativa independiente a TTL High-Speed CMOS 74HC 74HC04
z Familia 74C: funcionalidad compatible con TTL Very High-Speed CMOS 74VHC 74VHC04
Fast CMOS 74FC 74FC04
z 74C04 es lógicamente igual a 7404
High-Speed TTL Compatible 74HCT 74HCT04
z Familia 74CT: Voltajes compatibles con TTL Advanced CMOS 74AC 74AC04
Advanced High-Speed CMOS 74AHC 74AHC04
Bajo voltaje (3.3V, 5V) 74LVX 74LVX04

Retardos en puertas lógicas Retardos de las compuertas

z Hemos considerado sólo el comportamiento
estático de los circuitos combinacionales
z Salida depende sólo de la combinación de las
entradas al circuito
z Considerar comportamiento dinámico
z Cómo varía la salida en función del tiempo
z Propagación de señales por los cables no es instantánea
z Distintas puertas lógicas presentan retardos diferentes
z Señales en un circuito viajan por múltiples caminos
con retardos diferentes
z Puede producir pulsos espurios en la salida (glitches)

©Mario Medina C. 7
 Comportamiento dinámico de
un pulso lógico Retardos en puertas TTL
z Retardos 1→0 (ε1) y 0→1 (ε2) suelen ser
distintos
z Especificados por el fabricante
Máximo Típico
Componente TTL tpHL tpLH tpHL tpLH
7400 15 22 7 11
74H00 10 10 6.2 5.9
74L00 60 60 31 35
74LS00 15 15 10 9
74S00 5 4.5 3 3
74LS02 15 15 10 10
74LS86A 22 30 13 20

©Mario Medina C. 8