Você está na página 1de 52

TEMA 5: El transistor MOS Electrónica

EL TRANSISTOR MOSFET

Metal-Oxide-Semiconductor Field-Effect Transistor


o Estructura Física

o Descripción Cualitativa

o Comportamiento estático

o El transistor MOS real − Efectos de 2o orden

o Comportamiento dinámico

o Modelo de pequeña señal

o Modelos para simulación. Parámetros de SPICE.

 los autores Tr. 5.1


TEMA 5: El transistor MOS Electrónica

Transistor Bipolar (BJT)


Vbe Vbc

E B C

Tipo p
np
Tipo n Tipo n Tipo p
PNP
pno
pn npo
npo
pno np

x x pn

Polarización en Zona Activa


Emisor
Base

Colector

 los autores Tr. 5.2


TEMA 5: El transistor MOS Electrónica

Transistor Bipolar (BJT)

I ASPECTOS CARACTERÍSTICOS:
= Emisor y Colector son muy diferentes entre sí (muy difícil intercambiarlos)
= Bipolar (Conduce basado en ambos tipos de portadores)
= Impedancia de entrada no muy alta (iB=0)
= Controlado por intensidad
= En estado de “no conducción”, iC es muy pequeña
= En estado de “saturación”, la tensión V CE es muy pequeña
= Es un dispositivo “volumétrico”, difícilmente “escalable”
= Necesita (en general) que se le aisle dentro de un circuito integrado
= I PROBLEMAS P OTENCIALES!!

 los autores Tr. 5.3


TEMA 5: El transistor MOS Electrónica

El transistor MOSFET: concepto

VGS
Gate

Source Drenador

Gate

VDS

 los autores Tr. 5.4


TEMA 5: El transistor MOS Electrónica

El transistor MOSFET: concepto

VGS
Gate

Source Drenador

Gate

VDS

 los autores Tr. 5.5


TEMA 5: El transistor MOS Electrónica

El transistor MOSFET
I ASPECTOS CARACTERÍSTICOS:

= Bilaterales (S y D electricamente indistinguibles)


= Unipolares (Conduce exclusivamente por un único tipo de portadores)
= Alta impedancia de entrada: G aislada (iG=0)
= Controlado por tensión
= En estado de no conducción iD=0

I PRINCIPIO DE FUNCIONAMIENTO:

= Cuando la tensión de puerta (gate, G) supera cierto umbral VT se induce un


canal conductivo entre drenador (drain, D) y fuente (source, S).
= Si se aplica una tensión V D S ≠ 0 , aparece un flujo de portadores (e-) desde S a D
⇒ Intensidad ID circulando de D a S.
= La conductividad del canal es modulada por la tensión de puerta:
- Si V G > V T y VG↑ ⇒ ID ↑ ⇒ Transistor en ON
- Si V G < V T , no hay canal ⇒ Transistor en OFF

 los autores Tr. 5.6


TEMA 5: El transistor MOS Electrónica

El transistor MOSFET real

VGS
Gate

Source Drenador

Gate

VDS

 los autores Tr. 5.7


TEMA 5: El transistor MOS Electrónica

El transistor MOSFET real

VGS
Gate

Source Drenador

VDS

 los autores Tr. 5.8


TEMA 5: El transistor MOS Electrónica

El transistor MOSFET: estructura física

Aislante

 los autores Tr. 5.9


TEMA 5: El transistor MOS Electrónica

El transistor MOSFET: estructura física


Metal (actualmente polisilicio)
óxido de puerta NMOS: Sustrato p, canal n
G Región
S D de Drenador D D D
G G G
W B
S S S
ND ND
n+ L n+
Región PMOS: Sustrato n, canal p
Región Canal
de Fuente S S S
sustrato p G G G
NA B
D D D

contacto a sustrato, B óxido de puerta Puerta Metal


Fuente G Drenador
S D
óxido de campo
ND ND
Corte transversal n +
L +
n (SiO2)

implantación de
Región sustrato p campo p+
NA
Canal

contacto a sustrato, B

 los autores Tr. 5.10


TEMA 5: El transistor MOS Electrónica

El transistor MOSFET: formación del canal

+ + + + +

- - - - -

Aislante

 los autores Tr. 5.11


TEMA 5: El transistor MOS Electrónica

El transistor MOSFET: Principio de operación (I)

VG
G
VG = 0
S SiO2 D
DOS UNIONES PN ENFRENTADAS
n+ n+

NO HAY CORRIENTE ENTRE


DRENADOR Y F UENT E
sustrato p

VG > 0
B
VG
G
A PARECEN CARGAS POSITIVAS EN
+++++++++ LA GATE QUE INDUCEN CARGAS
S SiO2 D NEGATIVAS EN LA SUPERF ICIE DEL SILICIO
- - - - -- - --
n+ n+

Q,G=Carga Acumulada en la GATE


canal n
región de
deplexión
Q,C=Carga Acumulada en el Semiconductor
sustrato p
Q,C=Q,I+Q,B
Q,,I=Portadores Móviles
B

Q B=Impurezas Ionizadas

 los autores Tr. 5.12


TEMA 5: El transistor MOS Electrónica

El transistor MOSFET: Principio de operación (II)

Óxido de puerta (SiO2) Formación del Canal


+
VG

G Polisilicio
S G
D + ++ + + + +
VG
- - - - -- - -- SiO2
n+ n+ - - - - -- - --

región de
canal n deplexión
sustrato p sustrato p
B
B

 los autores Tr. 5.13


TEMA 5: El transistor MOS Electrónica

El transistor MOSFET: Principio de operación (III)


Óxido de puerta (SiO2)
+
VGS iG=0
iD
iS=iD
G VDS ( pequeña ) Paso de Corriente

S D
- - - - -- - --
n+ iD n+

Óxido de puerta (SiO2)


canal n
sustrato p +
V GS iG=0
iD
G VDS ( grande )
iS=iD
B
S D
- --- - - -
n+ n+

canal n
sustrato p

B
 los autores Tr. 5.14
TEMA 5: El transistor MOS Electrónica

Estructura MOS de dos terminales: Interfaz Metal-Semiconductor

Eo
ECS
CASO REAL NMOS: ΦM=ΦS
qΦM qΦS qφF
Ei
EFS
EFM EVS

Metal Tipo p
Q,G

Aislados

sustrato p Vd
G

B
Eo
Q,B

ECS
Polisilicio

qΦM
qΦS qφF
-

Ei
Q, I

EFM EFS
EVS
y
Metal Tipo p

y
Vinculados

 los autores Tr. 5.15


TEMA 5: El transistor MOS Electrónica

Estructura MOS de dos terminales: Tensión de Banda Plana(I)

Situaciones de equilibrio en función de VGB:


1) VGB=0
Si no hay Vd: ΦM =ΦS
G
Polisilicio Eo
SiO2 ECS
qΦM qΦS qφF
Ei
EFM EFS
EVS

sustrato p
Metal Óxido Tipo p
B

-No potencial de contacto (Vd=0)


-No campo eléctrico φF=Potencial de Fermi=Potencial de Contacto entre semiconductor
-No cargas acumuladas intrínseco y extrínseco

 NA  ni 
Tipo p: φ F = UT ln  -------- > 0 Tipo n: φF = UT ln  -------- < 0
 ni   ND

 los autores Tr. 5.16


TEMA 5: El transistor MOS Electrónica

Estructura MOS de dos terminales: Tensión de Banda Plana(II)

2) VGB<0 => Acumulación de huecos en la superficie del semiconductor tipo p

G
Polisilicio q|VGB|
Eo
SiO2
qΦM
EC
V GB + + + + + +
qΦS qφF
q|VGB| Ei
EFM EFS
EVS
sustrato p ε
B Campo
Eléctrico
Metal Óxido Tipo p

Cargas negativas en Ei-EFS en la superficie


p
la gate inducen cargas Curvamiento de Bandas
( E i – E FS )
positivas en la superficie ----------------------------
KT
del semiconductor p = nie

 los autores Tr. 5.17


TEMA 5: El transistor MOS Electrónica

Estructura MOS de dos terminales: Tensión de Banda Plana(III)

3) V GB>0 => Empobrecimiento de huecos en la superficie del semiconductor tipo p

Polisilicio
G
++++ ++ q|VGB|
Eo
SiO2
EC
VGB
qΦS
qΦM qφF
Ei
EFS
sustrato p
EFM
q|VGB|
ε
Campo
EVS
B Eléctrico

Metal Óxido Tipo p

Ei-EFS en la superficie
( Ei – EF S) p
Cargas positivas en
---------------------------- Curvamiento de Bandas
la gate inducen cargas KT
p = ni e
negativas en la superficie
del semiconductor

 los autores Tr. 5.18


TEMA 5: El transistor MOS Electrónica

Estructura MOS de dos terminales: Tensión de Banda Plana(IV)

4) VGB>>0 => Inversión del tipo de material en la superficie

Polisilicio
G Eo
q|VGB|
++++ ++
SiO2 EC
VGB qΦS
qΦM qφ(y) qφF
Ei
qφS EFS
sustrato p q|VGB| ε EVS
B EFM Campo
Eléctrico

Metal Óxido Tipo p

Ei<EFS en la superficie
Aumentando VGB a partir
de la condición anterior se φS=Potencial de Superficie Curvamiento Acentuado
de Bandas
puede hacer E i ≤ E FS
en la superficie. φS ≥ φF Inversión
Se produce así una inversión
del tipo del semiconductor
=> p n

 los autores Tr. 5.19


TEMA 5: El transistor MOS Electrónica

Estructura MOS de dos terminales: Tensión de Banda Plana(V)

Eo Eo Eo
q|VGB| q|VGB|
EC EC EC
qΦS qΦS qΦS
qφ(y) qφF qφ(y) qφ(y)
Ei qφF qφF
Ei Ei
qφS = 0
EFS qφS EFS qφS EFS
EVS EVS EVS

Óxido Tipo p Óxido Tipo p Óxido Tipo p


Ei(0)=Ei Ei(0)=EFS (en la superficie) Ei(0)<EFS

Banda Plana Inversión

φS=Potencial de Superficie Curvamiento Acentuado


de Bandas
φS ≥ φF Inversión

 los autores Tr. 5.20


TEMA 5: El transistor MOS Electrónica

Estructura MOS de dos terminales: Tensión de Banda Plana(VII)

CASO REAL NMOS:


Distintos Materiales: ΦM=ΦS
Existencia de cargas que contaminan al óxido (Q ,ox ).
Son siempre positivas y se consideran como cargas parásitas en la interfase O-S.

Tanto ΦMS=ΦM-ΦS como Q ,ox hacen que exista una concentración de


cargas en el sustrato en ausencia de tensión entre los terminales G,B.

Polisilicio
G -Q,ox G
Polisilicio
Q,ox Q=0
V FB = ΦMS – ϕox
ΦMS SiO2 SiO2
+ ++
+ ++
++ V FB Q=0

Q′ ox
sustrato p
sustrato p V FB = Φ MS – ------------
C′ ox
B B

TENSIÓN DE BANDA PLANA (VFB)

=> tensión entre gate y sustrato (VGB) que anula las cargas causadas por ΦMS y Q,ox.

 los autores Tr. 5.21


TEMA 5: El transistor MOS Electrónica

REGIONES DE OPERACIÓN EN FUNCIÓN DE VGB

Las situaciones de equilibrio en función de V GB son


Q, G iguales que en el caso ideal, teniendo ahora en
Polisilicio
G
+ ++ + ++ + cuenta VFB.
SiO2 0
+ - - - - -- - --
- 1) Condición de banda plana: VGB=VFB , QC=0,φS=VGB -VFB =0
VG B Q,I
yp
Q ,B 2) Acumulación: V GB<VFB, QC>0,φS<0
y
sustrato p 3) Empobrecimiento: VGB>VFB, QC<0,φF>φS>0
B 4) Inversión: VGB>VFB, QC=QI+QB<0,φS>=φF

φS es lo suficientemente positiva
para atraer un buen número
de electrones libres a la superficie

Q,I=cargas debidas a e-
Q,B=cargas debidas a iones Na-

 los autores Tr. 5.22


TEMA 5: El transistor MOS Electrónica

CARGA Y POTENCIAL

Q,ox

+ ++ + ++ + + + +
Q,G

Q,I

+
Q,B Balance Potencial
Q, C=Q,I+Q,B
V GB = φox + φS + ΦSM

+
+
QG' + QC' + Q ox' = 0
+ y Balance Carga
φ(y) Caída de Potencial

φox

V GB φS
φ(y1)
ΦSM
Metal Óxido y1 Tipo p y

0 yp

Relacionar concentraciones de carga y potenciales Ecuación de Poisson

 los autores Tr. 5.23


TEMA 5: El transistor MOS Electrónica

SITUACIÓN DE INVERSIÓN

o φS ≥ φF
o p despreciable en la región empobrecimiento
o n despreciable en el sustrato

KT q ( φS – 2φF ) ⁄ KT
Q′ C = – 2qεSI Na φ S + -------- e
q
Q, G inversion
Polisilicio
G
+ ++ + ++ + Q′C = Q′ B + Q′I
SiO 2 0
inversion
+ - - - - -- - --
- yn yn
V GB Q ,I
Q, B
yp Q′ I = – q ∫ n( y) dy Dificil de determinar
y 0
sustrato p
B yn=valor de y por encima del cual la concentración
de e- es despreciable
yp=anchura de la región de empobrecimiento

 los autores Tr. 5.24


TEMA 5: El transistor MOS Electrónica

SITUACIÓN DE INVERSIÓN

Mejor determinar QB con las siguientes aproximaciones:


1- Aproximación de Lámina de Carga: y n<<y p=> y n-->0
2- Dentro de la región de empobrecimiento las cargas móviles
son despreciables frente a los iones (aprox. empobrecimiento)

KT q ( φ S – 2φ F ) ⁄ KT
Q′ C = – 2qε SIN a φS + -------- e
q
inversion
Q′C = Q′ B + Q′I
inversion

KT q ( φ S – 2φ F ) ⁄ KT
Q′ B = – 2qε SI N a φ S → Q′ I = – 2qε SI N a φS + -
---
---
- e – φS
q
inversion

 los autores Tr. 5.25


TEMA 5: El transistor MOS Electrónica

SUBREGIONES DE LA REGION DE INVERSIÓN

SUBREGIONES DE LA REGIÓN DE INVERSIÓN:

Propiedad
Región Condición sobre φS
Fundamental
Inversión dQ C dQ B
φ F ≤ φS ≤ 2φ F ≈
Debil d φS d φS
Inversión
2φF ≤ φS ≤ 2φF + φ 0 Región de transición
Moderada
dQ C dQ I
Inversión φ S ≥ 2φ F + φ0 ≈
Fuerte d φS d φS

Aproximación de 1er orden= φ0=0 =>no existe región de transición

 los autores Tr. 5.26


TEMA 5: El transistor MOS Electrónica

SITUACIÓN DE INVERSIÓN
Q G'
G Qox ' Balance Potencial
+ + + + ++ V GB = φ ox + φS + ΦSM
S D φ ox +
+ + + +
- - - - -- - --
n+ n+ QG' + Q C' + Qox' = 0
φS Balance Carga
ε ox
Q C' C ox' = --------- = Cap. de puerta por unidad de área
p t ox
φ SM
QG' QC' + Qox '
B
+ φox = ----------- = – ----------------------------
C ox' Cox '
VGB
QC' Qox '
V GB = φS – ----------- + Φ SM – ------------
C ox ' C ox'







VFB Tensión de banda plana

2qεSI Na KT q ( φ S – 2φF ) ⁄ KT
VGB = V FB + φ S + --------------------------- φS + -------- e
C ox ' q
inversion

 los autores Tr. 5.27


TEMA 5: El transistor MOS Electrónica

TENSION DE UMBRAL
2qεSI Na KT q ( φ S – 2φF ) ⁄ KT
VGB = V FB + φ S + --------------------------- φS + -------- e
C ox ' q
φ
inversion
------S-
UT φ S es un poco mayor que 2 φF 2qε N
si A
γ = ----------------------------- = Coeficiente de
C ox'
2 Fφ
efecto sustrato
φ F + φ0
------------
UT I. Fuerte 2

I. Debil
VGB – VFB
-------------------------
UT

En Inversión Fuerte φS es prácticamente constante => φS=φB=2φF+φ0

Q′ I = –C ox ' [ V GB – V FB – φ S – γ φ S ] Q′ I = –C ox ' [ V GB – V T0 ]
IFuerte

V T0 = V FB + φB + γ φB

Tensión Umbral extrapolada de la estructura MOS de dos terminales


 los autores Tr. 5.28
TEMA 5: El transistor MOS Electrónica

EL MOS COMO DISPOSITIVO DE TRES TERMINALES

VG
G A través de las regiones n+ se puede hacer
contacto con la región de inversión del canal.
+ + + + ++
VC Así, una tensión VC puede alterar el equilibrio.
S + + + +
D
- - - - -- - --
n+ n+
Existe unión pn que hay que polarizar inversamente:
VC > VB
φS se ve incrementada en -VCB
p

B VB

KT q( φ S – ( 2φ F + V CB) ) ⁄ KT
QI = – 2qε SI N a φ S + -------- e – φS
q
inversion

KT q ( φ S – ( 2φ F + V CB) ) ⁄ KT
V GB = V FB + φ S + γ φ S + -------- e
q
inversion

 los autores Tr. 5.29


TEMA 5: El transistor MOS Electrónica

Modelo I-V del MOS: 4 Terminales


ID
VGS G V DS

$ Suposiciones básicas: D
S
*Tensión umbral = tensión V G S necesa- -- - ----
n+ n+
ria para la creación del canal: x
W
V T = V GS φ S = φB
x = 0 x = L
p -- - - j arr
* Carga inducida en el canal: -
- - --
t

 –C ' ( V – V T) VGS > VT


Q I' =  ox GS B V (x ) dx V ( x + dx )
 0 VGS ≤ VT

l RELACIÓN INTENSIDAD-TENSIÓN: I D = f ( V GS, VDS, VSB )

** Si VDS = 0 ⇒ carga uniforme en el canal: QI' = – Cox ' ( VGS – V T)

** Si VDS ≠ 0 , existe un gradiente de potencial entre D y S.


Llamando V (x ) a la tensión VXS en un punto del canal:
QI' ( x ) = – Cox ' ( V GS – V ( x ) –V T)

 los autores Tr. 5.30


TEMA 5: El transistor MOS Electrónica

Modelo I-V del MOS

Q (x )
I dV ( x )
Densidad de corriente de arrastre ⇒ j arr = µρ∇ V = µ ---------------------- --------------- ˆi
W ⋅ t ⋅ dx dx

Q I dV ( x ) dV ( x ) dV ( x )
I D ( x ) = µ ---------------------- --------------- ⋅ W ⋅ t = µW Q I' --------------- = µW Cox' [ V GS – V ( x ) –V T ] ---------------
W ⋅ t ⋅ dx dx dx dx
L V ( L ) ≡ V DS
∫ DI ( x ) d x = ∫V ( 0 ) ≡ 0 µWC ox' [ V GS – V ( x ) – V T ] dV ( x )
0

W V DS 2 W V DS 2
I D = µC ox' ----- ( V GS – V T )V DS – ------------ = kn' ----- ( V GS – V T )V DS – ------------
L 2 L 2

kn' = µC ox' = transconductancia del proceso (~ 50µA/V2 - 100µA/V2)

W
k n = k n' ----- = factor de ganancia del transistor
L
 los autores W
----- Tr. 5.31
L
TEMA 5: El transistor MOS Electrónica

Modelo I-V del MOS

ID
IG =0
+ VDS
-

VGS +
- I S=I D

V ≤V –V
DS GS T V DS 2
W
ID = k n' ----- ( V GS – V T )V DS – ------------
L 2
lineal

V DS > V GS – V T
k n' W
ID = ------- ----- ( V GS – V T ) 2
2 L
sat

 los autores Tr. 5.32


TEMA 5: El transistor MOS Electrónica

Modelo I-V del MOS


l EFECTO “PINCH-OFF”:
VGS
G VDS > VGS – VT 4 Si VDS aumenta tal que VGS – V DS < VT , el

D canal desaparece en la vecindad de D ⇒


S
Canal estrangulado
n+ Leff n+

Haciendo
kn' W
p VDS = V GS – VT : I D = ------ ----- ( V – VT ) 2 ⇒
2 L GS
Saturación
B
+
V GS – VT
Exceso de VDS V DS = V GS - V T
2.5
V GS = 5V
VD S = 5V
2.0 ÓHMICA o 0.02
LINEAL

ID ( m A )
ID (mA)

1.5 V GS = 4V

1.0 SATURACIÓN 0.01


V GS = 3V SATURACIÓN
0.5
V GS = 2V
V GS = 1V
0.0 0.00
0 1 2 3 4 5 0 VT 1 2 3
VD S (V) VGS (V)

 los autores Tr. 5.33


TEMA 5: El transistor MOS Electrónica

Modelo I-V del MOS: Modulación del canal


4 Cuanto mayor sea V DS , menor es Leff ⇒ I D es mayor:

kn' W
I D = ------ --- ( V – VT) 2 ( 1 + λV DS ) si VDS > VGS – V T
2 L GS

λ = coeficiente de modulación del canal [V-1 ]

 los autores Tr. 5.34


TEMA 5: El transistor MOS Electrónica

Efectos de Segundo Orden


El modelo ideal resulta inapropiado para dispositivos de canal corto (L<1µm). Son necesarios
análisis en dos dimensiones ⇒ Importantes variaciones respecto al modelo de 1er orden.

V ARIACIÓN DE LA TENSIÓN UMBRAL:

R ESISTENCIAS DE D RENADOR Y FUENTE :


+ G RC
VGS, eff
RS RD W
S D
LS LD
L S, D
R S, D = ------------ R + RC R o ∼ 10 – 100 Ω ⁄ o
W o

C ONDUCCIÓN SUBUMBRAL:
Se ha supuesto que el transistor MOS está cortado si VGS < VT . Sin embargo, el paso de ON a
OFF no es abrupto, sino gradual ⇒ Operación en subumbral o inversión débil con I D ≠ 0 .
En ausencia de canal, la estructura n+ - p - n+ actúa como un transistor bipolar n - p - n parásito ⇒ ID
decrece exponencialmente si V GS disminuye por debajo de VT

 los autores Tr. 5.35


TEMA 5: El transistor MOS Electrónica

Capacidades en el MOS

Vista Superior
Ld

Leff
W
Metal (actualmente polisilicio)
óxido de puerta G Región
S D de Drenador
W Ld

ND ND
n+ L n+
Región
Región Canal

NA
de Fuente
sustrato p Vista Superior
Ld

contacto a sustrato, B

Leff
W

Ld

Removiendo el metal de conexionado


 los autores Tr. 5.36
TEMA 5: El transistor MOS Electrónica

Capacidades en el MOS

Vista Superior Removiendo el óxido grueso


Ld Ld

L eff Leff
W W

Ld Ld

Removiendo el metal Removiendo el óxido fino


Ld
Ld

Leff
W L eff
W

Ld
Ld

 los autores Tr. 5.37


TEMA 5: El transistor MOS Electrónica

Capacidades en el MOS
W eff = W – 2W d
L eff = L – 2L d
Ld
W

Leff
W
W eff
Metal (actualmente polisilicio)
óxido de puerta G Región
Ld S D de Drenador Wd Wd
W
CGS OV
= Cox'W eff L d = CGSO W eff CGB = 2Cox 'W d Leff = CGBO L eff
OV
ND ND
CGD = Cox'W eff L d = CGDO W eff n+ n+
OV L
Región
Región Canal
de Fuente
sustrato p
NA

óxido de puerta Puerta Metal


contacto a sustrato, B G Drenador
Fuente
S D

óxido de campo
ND ND
n+ n+ (SiO2)
L
implantación de
Región sustrato p campo p+
NA
Canal

contacto a sustrato, B

 los autores Tr. 5.38


TEMA 5: El transistor MOS Electrónica

Capacidades en el MOS

Capacidades de Puerta: Capacidades de Solapamiento

L eff = L – 2L d W eff = W – 2W d
Ld

Leff
W

W eff
Ld
Wd Wd

CGS OV
= Cox'W eff L d = CGSO W eff
CGB = 2Cox'W d L eff = CGBO L eff
OV
CGD OV
= Cox'W eff Ld = C GDO W eff

Lineales y de valor fijo

 los autores Tr. 5.39


TEMA 5: El transistor MOS Electrónica

Capacidades en el MOS

Capacidades de Puerta: Capacidades Intrínsecas


G

S D

Expresiones complejas y no lineales n+ n+


⇒ dependen del punto de operación ⇒ CGS CGD

Aproximaciones (valores promedio) CGB

p
B

Reg. de operación CGB I


CG S I
CG D I

Corte Cox W eff L eff 0 0


Lineal 0 1 ⁄ 2 Cox W eff Leff 1 ⁄ 2 Cox W eff L eff

Saturación 0 2 ⁄ 3C ox W eff Leff 0

 los autores Tr. 5.40


TEMA 5: El transistor MOS Electrónica

Capacidades en el MOS

Capacidades de Unión:

Cj A X Cjsw PX mj ≈ 0,5
CBX ( VBX ) = ----------------------------- + ---------------------------------- X = DóS
1 – V BX j 
m V BX  mjsw mjsw ≈ 0,33
--------- 1 – -----------
 φ pn+  φ p + n+ 
AX = W ⋅ L X
PX = W + 2LX
BOTTOM ( p - n+ ) LATERAL (p+ - n+)
Implantación de
campo p+

Cara lateral
Las capacidades de unión son de
pequeña señal: dependen del Fuente
W

l
ra
punto de operación. n+

te
la
ra
Bottom

Ca
Las uniones están siempre inversa-
mente polarizadas ( V SB ≥ 0 ) ⇒ capaci-
xj Cara lateral
dades de unión pequeñas.
Ls
Sustrato p

 los autores Tr. 5.41


TEMA 5: El transistor MOS Electrónica

Modelo Dinámico del MOS

G
C GS = CGS + C GS
C GS CGD I OV
C GD = C GD + CGD
I OV
S D C GB = C GB + C GB
C GB I OV
C BS C BD
C BS = C difusion, S

C BD = C difusion, D
B

 los autores Tr. 5.42


TEMA 5: El transistor MOS Electrónica

Modelo Estático del MOS

VD S < VG S – VT

W VDS 2
ID = k n' ( VGS – VT) VDS – ------------
-
---
-
L 2

VDS > VGS – V T


k n' W
I D = ------ --- ( VGS – VT) 2
2 L

k n' W
I D = ------ --- ( VGS – VT) 2 ( 1 + λV DS)
2 L

 los autores Tr. 5.43


TEMA 5: El transistor MOS Electrónica

Modelo Estático del MOS

kn' W
I D = ------ --- ( VGS – VT ) 2 ( 1 + λV DS)
2 L

 los autores Tr. 5.44


TEMA 5: El transistor MOS Electrónica

Polarización del MOS

 los autores Tr. 5.45


TEMA 5: El transistor MOS Electrónica

Modelos de Pequeña Señal del MOS (estático)

gmb vbs
+
vbs

 los autores Tr. 5.46


TEMA 5: El transistor MOS Electrónica

Modelos de Pequeña Señal del MOS (estático)


k n' W
gmbvbs i D = ------- ----- ( v – V T )2 ( 1 + λv DS )
2 L GS

+ V T = V T 0 + γ ( φB + v S B – φB)
vbs
teniendo en cuenta todas las variaciones,
∆I D= g m∆V GS + g mb∆VBS + g ds ∆V DS
o bien,
i d = g mv gs + g mbv bs + gds vds

N B AJAS FRECUENCIAS :
∂i D
Tres parámetros: - transconductancia, gm =
∂ vGS
Q

∂i ∂i D
- transconductancia de sustrato, gmb = D = –
∂ vBS ∂v SB
Q Q
∂i D
- conductancia de salida, g ds =
∂ v DS
Q

 los autores Tr. 5.47


TEMA 5: El transistor MOS Electrónica

Modelos de Pequeña Señal del nMOS (estático)

Suponiendo que el transistor se encuentra


en saturación:
gmbvbs kn' W
2 i D = ------- ----- ( v G S – V T ) ( 1 + λ v D S )
2 L
+
V T = V T 0 + γ ( φ B + v SB – φB )
vbs

∂i D W W
2I D
Q
gm = ≅ k n' ----- ( V GS – V T ) ≅ 2kn' ----- ⋅ I ≅ -------------------------------------
∂ vGS L D Q (V
GS – V T ) Q
L Q
Q
∂iD ∂iD ∂V T γ
g mb = = ≅ g m ------------------------------------- = g m ψ
∂ v BS ∂VT ∂ v BS 2 ⋅ φB + V SB
Q Q Q

– 1 ∂i D
g o = ro = ≅ λ ⋅ ID
∂ vDS Q
Q
 los autores Tr. 5.48
TEMA 5: El transistor MOS Electrónica

Modelos de Pequeña Señal del pMOS (estático)

Suponiendo que el transistor se encuentra


en saturación:
gmbvbs
k ' pW
I D = ------- ----- ( v S G – V T ) 2 ( 1 + λv SD )
+ 2 L
vbs
!ojo! se ha hecho doble cambio de signo V Tp = V T 0p – γ ( φ B + v BS – φB )
en las fuentes controladas y subíndices.

∂i D W W
2I D
Q
gm = ≅ k p' ----- ( V SG – V T ) ≅ 2k p' ----- ⋅ I ≅ ----------------------------------------
∂ vSG L Q L D Q ( V SG – V T )
Q Q

∂i D ∂iD ∂V T γ
g mb = = ≅ g m ------------------------------------ = gm ψ
∂ vSB ∂ V T ∂ vSB 2 ⋅ φB + V BS
Q Q Q
– 1 ∂i D
go = ro = ≅ λ ⋅ ID
∂ vSD Q
Q
 los autores Tr. 5.49
TEMA 5: El transistor MOS Electrónica

Modelos Dinámicos del MOS


G
C GS C GD gmb vbs
+
S D vbs
C GB
C BS C BD

 los autores Tr. 5.50


TEMA 5: El transistor MOS Electrónica

Modelos Dinámicos del MOS


G
C GS C GD

S D
CGB
C BS C BD

B
Puesto que suponemos que estamos en saturación:
C gs = C GS + C GS = 2 ⁄ 3 C, ox WL + CGS
I OV OV
C gd = C GD + C GD = C GD
I OV OV
C gb = C GB + C GB = C GB
I OV OV
C sb = C u n i o n , SB
Q

C db = C u n i o n , DB
Q

 los autores Tr. 5.51


TEMA 5: El transistor MOS Electrónica

Modelos Dinámicos del MOS

 los autores Tr. 5.52

Você também pode gostar