Você está na página 1de 6

UNIVERSIDADE FEDERAL DEPARTAMENTO DE INFORMÁTICA

CIÊNCIA DA COMPUTAÇÃO
CIRCUITOS LÓGICOS –

Aluno: Matrícula:

Relatório – Quartus II + ModelSim

2018

Sumário

1. Objetivos ............................................................................................................................... 3
2. Materiais Utilizados .............................................................................................................. 3
3. Desenvolvimento Prático ...................................................................................................... 3
4. Considerações Finais ............................................................................................................. 6
2
1. Objetivos

As práticas em laboratório são de suma importância para a consolidação do aprendizado


do aluno, promovendo a familiarização ao ambiente Quartus II com o ato de exercitar os
conhecimentos adquiridos ao longo das aulas para a montagem e simulação de circuitos digitais
e, também o acréscimo do conteúdo de uma linguagem de descrição de hardware.

2. Materiais Utilizados

- Computador;
- Ambiente Quartus II;
- Guia do laboratório;

3. Desenvolvimento Prático

Primeiro criamos um novo projeto na plataforma Quartus II onde definimos o nome do


projeto SillyFunction e adicionamos um código ao projeto escrito em VHDL. O nome do
arquivo contendo o código é SillyFunction e a extensão .vhd e finalizamos a criação
selecionando a FPGA Cyclone:EP2C5T144C6 e a ferramenta de simulação ModelSim-Altera.

Figura 1 - Criando um novo projeto

3
Figura 2 - Incluindo um arquivo VHDL ao projeto

Figura 3 - Selecionando a placa FPGA

4
Figura 4 - Arquivo com código vhdl

Em seguida salvamos a tabela-verdade do exercício 2 que tínhamos preparado em casa em


um arquivo txt com o nome sillyfunction e mudamos a extensão do arquivo para .tv através
do menu settings do arquivo sillyfunction.vhd.

Figura 5 - Adicionando arquivo sillyfunction.tv

Após esses passos realizados acessamos o menu Tools → Netlist Viewers → RTL Viewer e
obtemos o circuito gerado pelo software que pode ser visto na Figura 6.

5
Figura 6 - Circuito do RTL Viewer

Devido a problemas no código não foi possível a realização da parte 4,5 e 6 do


procedimento 2 do guia de laboratório.

4. Considerações Finais

Com essa aula de laboratório pudemos ter o primeiro contato com a plataforma Quartus
II e iniciar o aprendizado da linguagem de descrição de hardware VHDL para implementar
circuitos digitais e testá-los podendo assim comprovar seu funcionamento e eventuais
problemas.