Você está na página 1de 3

1

Practica 2
Analizador Lógico
Pérez Tovar Arturo, 15030931@itcelaya.edu.mx
Vázquez Rojas José Adolfo, 15030833@itcelaya.edu.mx
Zarco Salazar Jesús Emmanuel, 15030844@itcelaya.edu.mx


Resumen: Se diseñó un circuito analizador lógico
que pudiera encender ciertos displays por medio de
push-bottons y compuertas de flip-flop J-K. En otras
palabras, se implementó el funcionamiento de un
contador síncrono con secuencia cíclica de 0, 3, 6, 9,
12 y 15.

Palabras Clave - circuito, compuerta, flip-flop, led,


potenciómetro.

Abstract - A logic analyzer circuit was designed that


could light certain displays by means of push-
bottons and J-K flip-flop gates. In other words, the
operation of a synchronous counter with cyclic Ilustración 1. Diagrama 74LS76
sequence of 0, 3, 6, 9, 12 and 15 was implemented.
Además, se necesita saber cuál es el funcionamiento en
Keywords - circuit, gate, flip-flop, led, la realidad de un analizador lógico. El analizador
potentiometer. lógico es necesario para el desarrollo de circuitos
electrónicos. El analizador lógico capta los niveles
adyacentes de microchips individuales y los muestran
I. INTRODUCCIÓN en el PC. El analizador lógico está conectado a los
pines individuales de las puertas lógicas y es de gran
La práctica consiste en diseñar un contador síncrono ayuda en la detección de errores en el diseño de
con secuencia cíclica de 3 en 3. Esto mediante circuitos. La función principal del analizador lógico es
principalmente un potenciómetro y 2 flip flops la captación de niveles altos y bajos. Así, en la pantalla
(74LS76). se visualiza cada nivel en el tiempo.

Circuito Integrado TTL 74LS76, flip-flop J-K dual


con preselección que ofrece pulsos individuales J, K,
reloj pulsado, entradas de direct set y direct clear. Estos
flip-flops dobles están diseñados para que cuando el
reloj se pone ALTO, las entradas se activan y se
aceptan datos. El nivel lógico de las entradas J y K
funcionará de acuerdo con la tabla de la verdad
siempre que se observen tiempos mínimos de
configuración. Datos de entrada se transfiere a las
salidas en las transiciones de reloj HIGH-a-LOW. Ilustración 2. Analizador Lógico de una computadora.

Cervantes de Anda Ismael trabaja en publicaciones en página web


WebElectronica, México, sin correo disponible.
Tomas Floyd trabaja como escritor en libros educativos. Madrid España,
Ed. Pearson.
2

II. DESARROLLO

1-Construir el siguiente circuito en protoboard y en proteus.


(figura 2.1)

Figura 2.1 diagrama del circuito.

2- En proteus insertar una gráfica de análisis digital en la


hoja de trabajo. Ilustración 3. Carta tiempo y analizador lógico VSM (Proteus).

3- Agregar puntas de voltaje de prueba en las salidas Q de


cada flip-flop, al igual que en la salida del NE555 y
etiquetarle con el nombre de reloj.

4- Cada punta de voltaje se adhieren a la gráfica de análisis


digital.

5- Repetir el paso anterior con Q1, Q2, Q3, Q4.

6- Con todas las señales presione la barra espaciadora y


después de terminar la barra de porcentaje, visualizar la carta Ilustración 4. Simulación del circuito en Proteus.
del tiempo del circuito.

7- Introducir un analizador analógico virtual en la hoja de


trabajo. IV. RESULTADOS
Este es el diseño terminado del analizador lógico.
8-coloque las terminales DEFAULT e en los puntos de
terminal sobre la gráfica.

9- Presionar el botón de play y configurar los parámetros


como se pide en la práctica.
V. DISCUSIÓN
10- correr y analizar los procesos que ocurren en la gráfica y Los resultados obtenidos en la simulación fueron
compararle con lo ocurrido en la protoboard.
exitosos y fueron los mismos a los obtenidos en el
laboratorio ya que todos los funcionamientos que se
esperaban fueron los obtenidos. Cierta dificultad en el
push botton por falsos contactos en la protoboard nos
hicieron pensar que estaba mal el circuito, pero se
detectó la mal obra.
III. SIMULACIÓN
También se necesitó de una previa simulación para
saber si las conexiones que se plantearon eran las
correctas. La simulación fue pasada por el profesor y
funciono completamente y se obtuvo lo esperado en la
misma.
3

VI. CONCLUSIONES [5] Anónimo, Carrod Electronica. Flip-flop 74ls76.


Pérez Tovar Arturo: Extraído el 17 de febrero del 2018 de la página
web https://www.carrod.mx/products/ci-ttl-flip-
The realization of this circuit was very difficult flop-j-k-con-preseleccion-74ls76
because it was not easy for me to do it. One difficulty I [6] J. Tocci, Ronald. 2007. Sistemas Digitales:
have is to fully understand the operation of the flip Principios y Aplicaciones. 968 págs. Ed. Pearson.
flops. With the help of my colleagues, I got to [7] Reina Acedo, Rafael. 2010. Electrónica Digital en
understand these devices better. The connection was Práctica. 222 págs. Ed. RA-MA.
also a difficulty since although we have the datasheet,
it was complicated when connecting it.
VIII. BIOGRAFÍA
Vázquez Rojas José Adolfo:
There were some difficulties at the time of performing Ronald C. Tocci es un político
the practice, the first was that an error occurred when estadounidense de Nueva York .
connecting the cables of the proto and the second Vive en New Rochelle , condado de
problem was that at the time of the simulation there Westchester, Nueva
were components that had never been used, in the end York . Fue miembro demócrata de
everything turned out well with some corrections that la Asamblea del estado de Nueva York de 1985 a 2004,
were made. sentado en
las 186ª , 187ª , 188ª, 189ª , 190ª , 191ª , 192ª , 193ª , 1
94ª y 195ª Legislaturas del Estado de Nueva York . [1]
Miembro del Comité de Medios y Arbitrios de la
Zarco Salazar Jesús Emmanuel: Asamblea Estatal , Tocci propuso restablecer
el impuesto a las transferencias de acciones , un modo
In this practice, the use of the flip-flops was learned, de tributación vigente desde 1907 a 1981 en el estado
although the circuit no longer provided the master, I de Nueva York, sede de las bolsas de valores más
learned to develop the circuit using formulas so that I importantes del país, y que produjo más de $ 300
could do the desired sequence, I had a bit of conflict at millones anuales en ingresos para el estado y la ciudad
the moment of Arming, since having the circuit proteus de Nueva York. Actualmente aún vive.
was a bit complicated to follow the diagram but in the
end it could be developed.

VII. REFERENCIAS

[1] Anonimo. PCE Instrument. Analizador Logico.


Extraído el 17 de febrero del 2018 de la página
web https://www.pce-
instruments.com/espanol/instrumento-
medida/medidor/analizador-logico-
kat_72535_1.htm
[2] Anónimo. Ingeniería Electrónica. Analizador de
estados lógicos. Extraído el 17 de febrero del 2018
de la página web
https://ingenieriaelectronica.org/analizador-de-
estados-logicos-visualizacion-y-ejemplos/
[3] L. Floyd, Tomas. 2006. Fundamentos de Sistemas
Digitales. Madrid, España. 1024 págs. Ed. Pearson.
[4] Anónimo. Micro JPM. Componentes electrónicos.
Extraído el 17 de febrero del 2018 de la página
web https://www.microjpm.com/products/a74ls76-
flip-flop-j-k-con-preset-clear/

Você também pode gostar