FASE4.

EXPLORANDO LOS FUNDAMENTOS Y APLICACIONES DE LA

ELECTRÓNICA DIGITAL

APORTE INDIVIDUAL

PRESENTADO POR:

JOHN VELANDIA GRANADOS

CODIGO: 79057595

TUTOR:

WILMER GUTIERREZ

GRUPO: 100414_3

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

PROGRAMA DE INGENIERIA INDUSTRIAL

FISICA ELECTRONICA
MAYO 2017
 1. A partir de la siguiente tabla de verdad diseñe un circuito combi nacional que
responda a la misma, muestre su diagrama de tiempos y la ecuación que lo
caracteriza.

A B C D O1
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 0

5 0 1 0 1 0

6 0 1 1 0 1

7 0 1 1 1 0

8 1 0 0 0 0

9 1 0 0 1 1

10 1 0 1 0 1
11 1 0 1 1 0
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 0

15 1 1 1 1 1

DIAGRAMA DE TIEMPOS Y ECUACIÓN:

C/D
C C
A/B 0.0 0.1 1.1 1.0
0.0 0 0 1 0
0.1 1 0 1 1 B
A 1.1 1 0 1 0 B
A 1.0 1 1 0 1

D D

Salidas

SALIDA 1,2,3,6,9,10,12,13,15,
 ECUACIÓN APLICADA:

F= A´CD´ + A´B´ D´+ABC´+ABD+B´C´D+B´CD´

SIMPLIFICAMOS LOS MINI TÉRMINOS ASÍ:

F=CD´(A´+B´) + B´D(A´+C´) + AB(C´+D)

2. A partir de la salida anterior, diseñe un circuito que cuando esta se encuentre en 1,

habilite un contador y si se encuentra en cero este se inactive.

Para este caso se aplica la utilización de una compuerta OR debido a que se cumple con
lo siguiente:
 Con cualquier entrada en 1, su salida será 1
Se cuenta continuo hasta 9 y se reinicia

Cundo esta en 0 se detiene

 Si las salidas se encuentran en 0 su salida será 0

Ya sea el estado lógico inactivo por defecto (0) o en el numero el que haya quedado antes
de inactivarse, cuando la salida lógica pasa a (0) este actúa como un interruptor de apagado
REFERENCIAS BIBLIOGRAFICAS

 Flórez, F. H. A. (2010). Diseño lógico: fundamentos de electrónica digital:

fundamentos de electrónica digital (pp 45-64, 83-151). Bogotá, CO: Ediciones de la
U. Recuperado
de http://bibliotecavirtual.unad.edu.co:2077/lib/unadsp/reader.action?ppg=46&docI
D=10560176&tm=1467131348335