Você está na página 1de 21

FACULTAD DE INGENIERÍA ELÉCTRICA Y

ELECTRÓNICA

LABORATORIO
DE CIRCUITOS
DIGITALES 1

Tema: “Compuertas lógicas”


Profesor: ALARCÓN MATUTTI, Rubén

Ciclo: V

Alumno:

Reyes Anguiz, Luis José 16190141

2017
Universidad Nacional Mayor de San Marcos

Informe previo N°2

A) Dibuje la forma de salida para la puerta OR de la figura.

A B C X
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

pág. 2
Universidad Nacional Mayor de San Marcos

3-4) Cambie la compuerta or por una AND y dibuje la salida

A B C X
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

 Si A estuviera todo el tiempo en 0 entonces nunca se prenderá el LED

pág. 3
Universidad Nacional Mayor de San Marcos

 Si A estuviera todo el tiempo en 5+

Sección 3-5 a 3-7

Para a
̅̅̅̅̅̅̅̅
𝑥 = (𝐴 ̅ + 𝐵̅)𝐵𝐶
𝑥 = 𝐴̿𝐵̿𝐵𝐶
𝑥 = 𝐴𝐵𝐶
A B C X
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

pág. 4
Universidad Nacional Mayor de San Marcos

Para b

𝑥 = (𝐴̅𝐵̅𝐶̅ ) + (𝐴𝐵̅𝐶̅ ) + (𝐴̅𝐵̅𝐷


̅)

̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑥 = (𝐴 ̅̅̅̅̅̅̅̅̅̅̅̅̅
+ 𝐵 + 𝐶 ) + (𝐴 ̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ + 𝐵 + 𝐶 ) + (𝐴 +𝐵+𝐷 ̅)

A B C D X
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ + 𝐵 + 𝐶 ) + (𝐴 ̅̅̅̅̅̅̅̅̅̅̅̅̅
̅)
𝑥̅ = (𝐴 + 𝐵 + 𝐶 ) + (𝐴 +𝐵+𝐷

𝑥̅ = (𝐴 + 𝐵 + 𝐶)(𝐴̅ + 𝐵 + 𝐶)(𝐴 + 𝐵 + 𝐷
̅)

̅)
𝑥̅ = (𝐵 + 𝐶)(𝐴 + 𝐵 + 𝐷

𝑥̅ = 𝐵 + 𝐴𝐶

𝑥 = ̅̅̅̅̅̅̅̅̅̅
𝐵 + 𝐴𝐶

pág. 5
Universidad Nacional Mayor de San Marcos

Sección 3-9

a) Para una compuerta OR

A B C X
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0

b) Cuando C está en 0

pág. 6
Universidad Nacional Mayor de San Marcos

c) Cuando C está en 5v, siempre se prenderá el LED

Sección 3-11

 Simplificar usando Morgan

𝑥 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
+ 𝐵 )( ̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅
(𝐴 𝐵 + 𝐶)

𝑥 = ̿̿̿̿̿̿̿̿
𝐴 + 𝐵 + 𝐵 + 𝐶̅

𝑥 = 𝐴 + 𝐵 + 𝐶̅

A B C X
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

pág. 7
Universidad Nacional Mayor de San Marcos

Secciones 3-13 a 3-14

 Representación estándar y alternativa de cada compuerta lógica

Estandar

Alternativa

pág. 8
Universidad Nacional Mayor de San Marcos

PARTE B
Problema 3-12

Para a
̅̅̅̅̅̅̅̅
𝑥 = (𝐴 ̅ + 𝐵̅)𝐵𝐶
𝑥 = 𝐴̿𝐵̿𝐵𝐶
𝑥 = 𝐴𝐵𝐶
A B C X
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

pág. 9
Universidad Nacional Mayor de San Marcos

𝑥 = (𝐴̅𝐵̅𝐶̅ ) + (𝐴𝐵̅𝐶̅ ) + (𝐴̅𝐵̅𝐷


̅)

̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑥 = (𝐴 ̅̅̅̅̅̅̅̅̅̅̅̅̅
+ 𝐵 + 𝐶 ) + (𝐴 ̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ + 𝐵 + 𝐶 ) + (𝐴 +𝐵+𝐷 ̅)

A B C D X
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ + 𝐵 + 𝐶 ) + (𝐴 ̅̅̅̅̅̅̅̅̅̅̅̅̅
̅)
𝑥̅ = (𝐴 + 𝐵 + 𝐶 ) + (𝐴 +𝐵+𝐷

𝑥̅ = (𝐴 + 𝐵 + 𝐶)(𝐴̅ + 𝐵 + 𝐶)(𝐴 + 𝐵 + 𝐷
̅)

̅)
𝑥̅ = (𝐵 + 𝐶)(𝐴 + 𝐵 + 𝐷

𝑥̅ = 𝐵 + 𝐴𝐶

𝑥 = ̅̅̅̅̅̅̅̅̅̅
𝐵 + 𝐴𝐶

pág. 10
Universidad Nacional Mayor de San Marcos

Determne la salida necesaria para que encienda

Como se trata de una compuerta OR al final entonces basta con un 1 para que enceinda el
circuito por lo que no es necesario analizar mucho.

Si D es 0 se cumple la condición

A B C D E S
0 0 0 0 0 1
0 0 0 0 1 1
0 0 0 1 0 1
0 0 0 1 1 1
0 0 1 0 0 1
0 0 1 0 1 1
0 0 1 1 0 0

pág. 11
Universidad Nacional Mayor de San Marcos

0 0 1 1 1 1
0 1 0 0 0 1
0 1 0 0 1 1
0 1 0 1 0 1
0 1 0 1 1 1
0 1 1 0 0 1
0 1 1 0 1 1
0 1 1 1 0 1
0 1 1 1 1 1
1 0 0 0 0 1
1 0 0 0 1 1
1 0 0 1 0 1
1 0 0 1 1 1
1 0 1 0 0 1
1 0 1 0 1 1
1 0 1 1 0 0
1 0 1 1 1 1
1 1 0 0 0 1
1 1 0 0 1 1
1 1 0 1 0 0
1 1 0 1 1 1
1 1 1 0 0 1
1 1 1 0 1 1
1 1 1 1 0 1
1 1 1 1 1 1

PARTE C

Hoja de Datos Tecnicos

*Principales parámetros:

TÉNSION DE ALIMENTACIÓN Y SU TOLERANCIA:

Es la tensión necesaria para que el circuito funcione correctamente teniendo una tolerancia que
es un variación. En el caso de los TTL es +5v con una tolerancia de 10%

Temperatura minima y máxima de trabajo: Es la temperatura que puede soportar el circuito y


funcionará bien fuera de este rango el integrado se puede dañar o arrojarnos una respuesta
equivocada.

NIVELES DE ENTRADA Y SALIDA:

VIL: máxima tensión de entrada fiablemente conocida como 0 lógico

VIH: minima tensión de entrada fiablemente reconocida como 1 lógico

VOL: máxima tensión de salida cuando la salida es un 0 lógico

VOH: minima tensión de salida cuando la salida es un 1 lógico

pág. 12
Universidad Nacional Mayor de San Marcos

Desde luego que VIL, VIH, VOL y VOH corresponden con corrientes IIL, IIH, IOL e IOH
respectivamente. Así entonces de tenerse en cuenta que si la salida de una comperta es 1 lógico,
Vo será mayor que VOH siempre y cuando la corriente de salida sea menor que IOH.

INMUNIDAD AL RUIDO ∆0 Y ∆1 MARGENES DE RUIDO

Si el ruido (seña indeseada) es de suficiente amplitud en la entrada de una puerta, puede dar
lugar a una falsa respuesta lógica en la salida.

Para cuantificar el ruido se divide en ∆0 ∆1

FAN-OUT N (ABANICO DE SALIDA, CARGABILIDAD, CAPACIDAD DE CARGA)

Es el número máximo de puertas que se pueden conectar como carga a la salida de una puerta.
Para esta definición, las puertas de carga y la puerta excitadora deben ser iguales; N es un
entero.

TIEMPO DE RETARDO DE PROPAGACIÓN

Son los tiempos transcurridos desde que ocurre un cambio lógico en la entrada hasta que
aparece la respuesta en la salida.

Se deben a la velocidad finita de conmutación de los transistores(que es limitada por las


capacitancias de las junturas y el efecto de acumulación de portadores en las bases) y a las
capacitancias parásitas del circuito.

Tphl: Tiempo de retardo de propagación cuando la salida va de alto a bajo.

tpLH: Tiempo de retardo de propagación cuando la salida va de bajo a alto.

DISIPACIÓN DE POTENCIA

Es la potencia PD requerida a la fuente de alimentación por la puerta para que esta ultima
funcione.

PD es la suma de la potencia disipada en forma de calor, en el circuito de puerta mas la potencia


entregada por la puerta hacia la carga. A su vez, PD está compuesta por una PD estática(cuando

pág. 13
Universidad Nacional Mayor de San Marcos

la puerta no está cambiando de estado) y por una PD dinámica(cuando la compuerta está


transitando de un estado al otro)

74LS00

pág. 14
Universidad Nacional Mayor de San Marcos

74LS08

pág. 15
Universidad Nacional Mayor de San Marcos

74LS32

pág. 16
Universidad Nacional Mayor de San Marcos

74LS32

pág. 17
Universidad Nacional Mayor de San Marcos

74LS00

47LS08

pág. 18
Universidad Nacional Mayor de San Marcos

74LS08

pág. 19
Universidad Nacional Mayor de San Marcos

74LS00

74LS32

D Diseñe los circuitos con

𝑓 = 𝐴̅𝐵𝐶 + 𝐴𝐵̅𝐶̅ + 𝐴𝐵𝐶̅ + 𝐴𝐵𝐶

pág. 20
Universidad Nacional Mayor de San Marcos

Por tabla de Karnaught

𝑓 = 𝐴𝐶̅ + 𝐴𝐵 + 𝐶𝐵

𝑓 = 𝐴̅𝐵̅𝐶 + 𝐴̅𝐵𝐶 + 𝐴𝐵̅𝐶̅ + 𝐴𝐵𝐶̅ + 𝐴𝐵𝐶


Por tabla de Karnaught

𝑓 = 𝐴̅𝐶 + 𝐵𝐶 + 𝐴𝐵 + 𝐴𝐶̅

pág. 21