UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRÓNICA

10) Haciendo uso de la herramienta Quartus (Altera) o ISE

(Xilinx), diseñe un sumador completo, usando el editor gráfico,
según el procedimiento siguiente:

Primero realizamos el diseño del sumador completo de 1 bit.

INPUT OUTPUT
Cin X Y Cout S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

𝐒 = 𝐂𝐢𝐧 ⊕ 𝐗 ⊕ 𝐘

𝐂𝐨𝐮𝐭 = 𝐗𝐘 + 𝐂𝐢𝐧 . 𝐗 ⊕ 𝐘

Luego realizamos el circuito esquemático de 1 bit, y con esto

podemos construir un sumador completo de 4 bits en base a bloques
de sumadores de 1 bit.

Esquema del sumador completo de 1 bit.

Informe de Laboratorio N° 3: Sistemas Digitales

UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRÓNICA

Esquema del sumador completo de 4 bits

Una vez obtenido el esquema completo, utilizamos la herramienta

del programa para convertirlo en un nuevo bloque y asignamos pines
de entrada y salida.

Bloque del sumador completo de 4 bits con los pines de salida y entrada asignados

Con ayuda del manual de la tarjeta asignamos los respectivos pines

de entrada y salida que iran a los Switchs y LEDs.

Informe de Laboratorio N° 3: Sistemas Digitales

UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRÓNICA

A continuación, la simulación del proyecto.

Y por último comprobaremos si el proyecto ha sido realizado

correctamente tomando ejemplo los siguientes pulsos.

Observamos que los valores de Cin, X y Y, Suma y Cout son los

siguientes:

Cin: 0
X: 1100
Y: 1010
Suma: 0110
Cout: 1

Informe de Laboratorio N° 3: Sistemas Digitales

UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRÓNICA

Entonces:

Por lo que podemos confirmar que la simulación ha sido exitosa.

11) Haciendo uso de la herramienta Quartus (Altera) o ISE

(Xilinx), diseñe una Unidad Aritmética y Lógica, usando el
editor gráfico, según el procedimiento siguiente:

Se pide realizar la siguiente unidad aritmética lógica (ALU):

SEL 1 SEL 0 OPERACIONES

0 0 X-Y
0 1 X+Y
1 0 OR
1 1 AND

Primero crearemos los bloques de la operación resta, OR y AND, ya que la

operación suma la obtuvimos en el problema anterior.

*Bloque A-B:

Diseño del full subtractor:

INPUT OUTPUT
Bin X Y Bout D
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 1 0
1 0 0 0 1
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

Informe de Laboratorio N° 3: Sistemas Digitales

UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRÓNICA

𝐃 = 𝐁𝐢𝐧 ⊕ 𝐗 ⊕ 𝐘

𝐁𝐨𝐮𝐭 = 𝐗′𝐘 + 𝐁𝐢𝐧 . (𝐗 ⊕ 𝐘)′

Esquema del full subtractor de 1 bit:

En base al bloque de resta de 1 bit creamos un full subtractor de 4 bits:

Y asignamos los pins de entrada y salida:

X - > x3, x2, x1, x0 – input.

Y - > y3, y2, y1, y0 – input.
Diferencia - > d3, d2, d1, d0 – output.
Borrow - > bin – input.
bout – output.

Informe de Laboratorio N° 3: Sistemas Digitales

UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRÓNICA

Luego creamos los bloques de OR y AND:

Bloque de operaciones AND.

Bloque de operaciones OR.

Y por último creamos el MUX de 4 a 1 para controlar las salidas por

selectores:

Primero se crea el esquema de un MUX de 2 a 1 y luego unimos en bloques

para crear un MUX de 4 a 1:

Esquema de MUX de 2 a 1.

Informe de Laboratorio N° 3: Sistemas Digitales

UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRÓNICA

Esquema de un MUX de 4 a 1.

Para esta unidad aritmética lógica necesitaremos de 5 MUX de 4 a 1, ya

que necesitaremos 5 bits para representar una suma mayor a 15 y una
diferencia menor a 0.

Asignamos y pondremos nombres los pines de entrada y salida para los

MUXs.

Bits, f4, f3, f2, f1, f0 – output.

Selectores, sel1, sel0 – input.

Luego asignamos los pines de entrada y salida a la tarjeta FPGA.

Informe de Laboratorio N° 3: Sistemas Digitales

UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRÓNICA

Y para finalizar solo queda unir los símbolos y compilar el proyecto:

Esquema de la unidad arimética lógica.

Informe de Laboratorio N° 3: Sistemas Digitales

UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRÓNICA

*Algunos circuitos implementados en el laboratorio:

Informe de Laboratorio N° 3: Sistemas Digitales

UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRÓNICA

*OBSERVACIONES, CONCLUSIONES Y RECOMENDACIONES.

-Se pudo comprobar la eficiencia de los circuitos MSI y como es estos

logran reducir notablemente los circuitos lógicos combinacionales.

-Se verificó la conexión en cascada de algunos circuitos MSI, como en el

caso del encoder de 8 a 3 que al conectar 2 en cascada pudimos realizar un
encoder de 16 a 4,

-Comprobamos el funcionamiento del decoder MM74C922, y notamos que

es necesario colocar un capacitor a tierra en uno de sus pines para poder
eliminar el efecto rebote (Key bounce) y eliminar el ruido del teclado
hexadecimal.

-Se recomienda tener a la mano el datasheet de todos los circuitos

integrados que se van a utilizar, para verificar el uso de los pines de los que
no tengamos conocimiento.

-Se recomienda construir un contador de 4 bits para poder realizar las

experiencias más fluidas y ahorrar tiempo en el laboratorio.

-Es necesario tener el conocimiento de los displays de ánodo y cátodo

común, así como su respectivo decodificador, el 74LS48 y 74LS47
respectivamente, y poder reducir considerablemente el uso de compuertas
lógicas.

*BLIBLIOGRAFÍA
- http://www.pcs.usp.br/~labdig/material/GuiaResumido-Quartus_II_91_corrigida.pdf

- http://mark.stosberg.com/Tech/alu/1-bit-alu.html

- https://eva.fing.edu.uy/file.php/508/laboratorio/guia_Quartus_II_V5.pdf

- Sistemas Digitales. Luis Romero Goytendía. EDUNI

Informe de Laboratorio N° 3: Sistemas Digitales