Você está na página 1de 57

FAMÍLIAS E TECNOLOGIAS DIGITAIS

Disciplina de Digital 2

Curso de Eletrônica

Elaboração: Bertoldo Schneider Jr


Fábio Kurt Schneider

1
FAMÍLIAS DE CIRCUITOS LÓGICOS
1-Introdução
Este capítulo é dedicado à análise básica das diversas famílias de circuitos lógicos digitais. Esta análise
baseia-se no estudo de estruturas internas e características elétricas das mesmas.
Os Circuitos Integrados podem ser classificados conforme vários critérios. Abaixo são apresentadas duas
classificações. Na disciplina de Eletrônica Digital II serão empregados C.I.’s do tipo SSI e MSI (no que se refere à
integração) e TTL e CMOS (no que se refere à tecnologia/arquitetura interna).
Ainda, estudaremos aqui tecnologias sobre substrato de Silício. Outros tipos de substratos vêm sendo
desenvolvidos, apresentando algumas vantagens sobre o Si, embora não sejam ainda comercialmente vantajosos.

1.1.1 Classificação Quanto à Escala de Integração:

n SSI (Small Scale integration , Pequena Escabla de Integração) 10 portas / C.I.;


n MSI (Medium Scale integration, Média Escala de Integração) 10 a 100 portas / C.I.;
n LSI (Large Scale integration , Grande Escala de Integração) 100 a 1000 portas / C.I.;
n GSI (Great Scale integration , Escala de Integração muito Grande) >1000 portas / C.I.;

1.1.2 Classificação Quanto à Tecnologia Interna:


n Bipolar:
n DTL (Diode Transistor Logic, Lógica de Diodos e Transistores);
n DCTL (Direct Coupled Transistor Logic , Lógica de Transistores diretamente acoplados);
n RTL (Resistor Transistor Logic, Lógica de Transistores e Resistores);
n RCTL (Resistor Capacitor Transistor Logic, RTL com Capacitores);
n HTL (High Threshold Logic, Lógica de alto Limiar);
n TTL (Transistor Transistor Logic, Lógica Transistor-transistor);
n ECL (Emitter Coupled Logic, Lógica de Emissores Acoplados);.
n MOS (Metal Oxide Semiconductor Logic, Lógica de MOSFETs):
n pMOS (MOSFET canal P);
n nMOS (MOSFET canal N);
n CMOS (Complementary MOS Logic, Lógica MOS complementar) → Há sempre um pMOS e um
nMOS em arquitetura complementar.

Todas estes tipos de construção de circuitos integrados serão analisados posteriormente. Antes disso, porém,
serão analisados os parâmetros elétricos (nomenclatura e significado) dessas estruturas.

1.1.3 Parâmetros Elétricos:

Terminologia I → intensity of current; V → voltage (tensão); t → time (tempo); Índices: I → input (entrada); O →
output (saída); H → high (1); L → low (0); a → delay (atraso); p → propagation (propagação); c → commutation
(comutação)

n IIH: Corrente de entrada para nível alto;


n IIL: Corrente de entrada para nível baixo;
n IOH: Corrente de saída para nível alto;
n IOL: Corrente de saída para nível baixo;

n VIH: Tensão de entrada para nível alto;


n VIL: Tensão de entrada para nível baixo;
n VOH: Tensão de saída para nível alto;
n VOL: Tensão de saída para nível baixo;

2
V
V H máx

Nível 1
V
H mín

Nível Indeterminado

V
L máx

Nível 0
V
L mín
t
LÓGICA POSITIVA

n ta : tempo de atraso de propagação (tempo que uma saída lógica leva para “responder” a uma informação
inserida na entrada;
n tc : tempo de comutação ou de chaveamento - é o tempo de transição entre níveis de tensões de uma unidade
lógica. Pode-se ainda classificar a comutação em ts, tempo de subida, o tempo que o dispositivo leva para ir
do nível zero para o nível 1 e td, tempo de descida, tempo que leva para comutar de um estado lógico 1 para
o estado 0.

t
d
t
s

t
ta

Outras 2 características importantes para trabalharmos com circuitos lógicos são a imunidade ao ruído e a
capacidade de fornecer/drenar corrente (drive currents). O primeiro refere-se à capacidade de um circuito funcionar
adequadamente mesmo na presença de um determinado nível de ruído e o segundo à capacidade de um circuito
fornecer/drenar corrente para/de os circuitos a ele conectados de forma a manter um funcionamento adequado.

1.1.4 Imunidade à Ruído: Capacidade de manter o funcionamento adequadamente mesmo na presença de ruídos em
suas entradas e saídas. Se até um determinado nível de ruído Vn, a lógica do circuito não for comprometida, diz-se que
o circuito é imune a ruídos de até um nível de Vn volts. Na figura abaixo, a parte hachurada do ruído compromete o
funcionamento da porta.
V V
V V
OH máx IH máx
Nível 1 Nível 1
V OH mín
V IH mín

Nível Indeterminado Nível Indeterminado


V IL máx

V OL máx
Nível 0 Nível 0
V V
OL mín IL mín
t t

3
Para a determinação da imunidade ao ruído, deve-se considerar o pior caso, ou seja, o menor valor entre
(VOHmín - VIH mín ) e (VIL máx - VOLmáx).

1.1.5 Correntes de entrada e saída.

O estudo das correntes de entrada e saída de um dispositivo lógico é importante no sentido de que se pode
determinar com certeza a máxima carga que cada porta pode suportar sem que entre em desfunção, bem como tomar
providências para que as entradas funcionem nominalmente. Quando falamos de correntes de entradas de uma porta,
estamos falando de FAN IN, enquanto que as correntes de saída estão relacionadas ao termo FAN OUT.

1.1.5.1 FAN IN (Correntes de entrada)

O termo FAN IN significa leque de entrada, isto é, o conjunto


das informações das correntes de entrada. O FAN IN é dado
normalmente em amperes, nas formas de corrente de entrada para nível
alto, fan in 1 ou IIH e corrente de entrada para nível baixo, fan in 0 ou
I IH IIL. As correntes de entradas significam as corentes quiescentes, ou
seja, as correntes necessárias para o perfeito funcionamento das

&
1,5uA
entradas (quando falarmos das correntes de saídas, veremos que estas
são fornecidas com seus valores máximos). Na figura abaixo, ilustra -se
1,3mA este conceito.
I IL

ex. TTL Standard

1.1.5.2 FAN OUT (Correntes de saída)

O termo FAN OUT significa leque de saída e corresponde ao conjunto


de informações sobre as correntes de saída. FAN OUT, ao contrário de FAN IN,
& não é fornecido em amperes, mas sim, convencionalmente, como o número de
entradas-padrão (da mesma família) que uma saída consegue excitar com
garantia. É um número adimensional e tem um sentido estritamente doméstico
& & (não tem sentido falar sobre fan out entre famílias diferentes, embora possamos
calcular facilmente a capacidade excitatória de uma família para outra). Por
ex. TTL Standard
exemplo, se tomarmos a porta desenhada acima, podemos dizer que o FAN
OUT daquela família é 3 se a saída for capaz de drenar 3x1,3mA das três
& entradas a ela ligadas e fornecer 3x1,5uA para as mesmas (vide figura
abaixo).
A seguir serão analisadas as diversas estruturas citadas anteriormente.

1.2-Lógica com diodos (Diode Logic)

Vcc Vcc

D1

R A F R
D1

B A
A F
D2

B R

D2 Porta E Porta OU
Porta Inversora

1.3-Transistor Funcionando Como Inversor

vide figura acima

4
1.4-Família DTL (Diode Transistor Logic)

A família DTL (Lógica de diodos e transistores) é uma extensão da lógica com diodos, permitindo formar além
dos blocos E ou OU, os blocos NE e NOU.
O circuito básico da porta NE DTL é visto na figura:

Vcc Vcc

R R
D1 D3 Z &
Vx
A T1

Vd3 Vbe
B

D2

Exercício: Desenhe a porta NOU DTL.

Se uma das entradas estiver em nível zero (0V), o seu diodo correspondente estará conduzindo, o que é
condição suficiente para que o transistor esteja cortado (Vx=VD1=VD2<(VD3+VBE). A única possibilidade do transistor
entrar em regime de saturação (saída igual a ZERO) é quando A=B=1.
Principais características: bloco lógico básico é a porta NE, tempo de atraso da ordem de 30ns, fan-out ≈ 8,
potência/bloco ≈ 10mw, imunidade ao ruído da ordem de 1,4V. Isso é facilmente compreendido, pois o início de
condução do transistor T1 acontece quando VBE + VD3 for menor que Vx, i.e., 1,4V.

1. 5-Família DCTL (Direct-Coupled Transistor Logic)


A família DCTL (Lógica de transistores diretamente acoplados) permitem alimentação de baixa tensão, em
torno de 3V.

Vcc Fan-out igual a 2 (limitação), baixa potência em função do


Vcc menor números de resistores internos, imunidade ao ruído baixa, em
R função do fato de que qualquer variação da tensão de entrada poderá
fazer, facilmente, com que um dos transistores saia da situação de corte
R
F e entre em situação de saturação.
F
A
1.6-Família RTL (Resistor-Transistor Logic)
A
A família RLT (Lógica de transistores e resistores) é uma das
B B primeiras famílias transpostas para os circuitos integrados. Essa família
é semelhante à família DCTL somente que seus circuitos não possuem
Porta NE Porta NOU acoplamento direto dos transistores. Analogamente à família DCTL,
possui circuitos simples e de fácil compreensão.
O circuito de uma porta NOU na família RTL é visto na figura:
Vcc 3,6V

640 Exercício. a)Determine as tensões da saída (Vz) para 0,1,2,3,4 e 5 cargas-padrão.


R
b)Conclua sobre a dependência entre Vz e o número de cargas.
Vz Vz No Cargas
450
0
A 1
2
3
B 4
450 5

5
Características gerais: Fan-out igual a 5, potência dissipada por bloco da ordem de 10mW,devido à introdução
dos resistores de base, tem-se maior imunidade ao ruído que na família DCTL e tempo de atraso típico da ordem de
12ns. A maior imunidade ao ruído é devido ao fato de o ruído, para polarizar a junção base-emissor do transistor, deve
perder energia sobre o resistor de 450 ohms. A tensão associada a esta perda é justamente o incremento de imunidade a
ruídos que esta família tem em relação ao circuito correspondente sem resistor.

1.7 Família RCTL (Resistor-Capacitor Transistor Logic)

A família RCTL (Lógica de Transistor-resistor-capacitor) é semelhante à RTL, apenas com a introdução de


capacitores para diminuir o tempo de atraso, ou seja, aumentar a velocidade de comutação.

Vcc

O efeito dos capacitores é diminuir o tempo de atraso, pois quando se aplica um


R
degrau de tensão em um capacitor, o mesmo comporta-s e como um curto-circuito no
F instante inicial.

1.8 Família HTL (High Threshold Logic)

A família HTL (Lógica de alto Limiar) apresenta alta imunidade ao ruído (emprego em equipamentos
industriais).

Vcc Vcc
Esta imunidade é devido ao fato de que qualquer ruído precisa ter energia
suficiente para polarizar o diodo zener e a junção base-emissor do transistor
R R
D1
antes de causar altera’zão no estado da porta.
Funcionamento análogo ao da família DTL, com uma tensão para o
A diodo D3 maior, ou seja, uma tensão de zener maior que a tenção de junção
Zener Vd3 daquela..
B Fan-out típico igual a 10, Consumo aproximado de 60 mW/bloco.
D2 Apresenta o maior tempo de atraso entre as famílias de tecnologia bipolar.

1.9 Família TTL (Transistor-Transi stor Logic)

A família TTL (Logica de Transistores Bipolares) é derivada da família DTL (vide comparação na figura),
diferenciando-se no uso de Transistores Multiemissores, o que resulta em uma série de vantagens ,tais como:
eliminação da rede de diodos e resistores de entrada, maior velocidade de comutação e ainda, maior facilidade de
construção em escala integrada, tornando-se menor o custo por unidade.

Vcc
Vcc Vcc
Vcc
Icbo
R
R R
D1 R
cortado

A A

B
B
D2 DTL TTL
saturado

6
O transistor multiemissor funciona exatamente do mesmo modo que os bipolares comuns. Para a polarização
de uma junção base-emissor, precisa-se de um Vbe=0,6V e uma vez polarizada esta junção, existirá uma corrente de
coletor que passará pelo(s) emissor(es) polarizado(s). Nesta condição, a corrente de coletor do transistor de entrada
“tenta” drenar corrente da base do transistor de saída, cortando-o. Com o transistor de saída cortado, a saída permanece
em nível lógico um. Quando, no exemplo acima, as duas junções base-emissor estiverem não polarizadas, existirá uma
corrente de fuga, a ICBO , corrente base-coletor com emissor em aberto, que será suficiente para polarizar o transistor da
saída, levando a mesma para o nível zero.

1.9.1 Entrada em aberto: Quando deixamos uma entrada em aberto, teremos a respectiva junção base-emissor não
polarizada. Isto tem o mesmo efeito de se colocar o nível um lógico na entrada. Por isso, diz-se que uma entrada em
aberto é uma entrada em um. Na prática, onde problemas de acoplamento de ruído de HF são bem conhecidos, sempre
devemos garantir o nív el 1 ligando-o fisicamente a Vcc, i.e., não devemos confiar no expediente de deixar entradas em
aberto, geralmente aparecerão problemas.
Para se aumentar o número de entradas do bloco NE, basta aumentar o número de emissores do transistor
multiemissor de entrada.

1.9.2 Especificações da Família TTL:

1.9.2.1 Séries 74/54 Simbologia

Geralmente, observaremos nos CI’s com tecnologia TTL um código semelhante ao mostrado abaixo:

ZZ 74 AC KK XXX NT
onde
ZZ é geralmente o código do fabricante (ex. SN da Texas Inst.). Os números 74 e 54 dizem respeito à Faixa de
Temperatura de funcionamento. O código 74, conhecido por versão comercial tem características de temperatura para
Bipolar na faixa [0..70°C] e na versão com compatibilidade CMOS na faixa [-40..85°C]. O código 54, conhecido por
versão Militar te a faixa de utilização de [-55..125°C]. As letras que aparecem após o 74/54 especificam a sub-família:
nenhum código ou N para TTL Standard (TTL padrão ou normal), L para Low Power , LS para Low Power Schottky
(Baixa Potência com Junções Schottky), S para Schottky (Junções Schottky), ALS para Advanced Low Power Schottky
(Baixa Potência/Junções Schottky-avançada), AS para Advanced Schottky (Junções Schottky -versão avançada), F para
FASTTM (FAST (marca registrada)), e C para compatibilidade com CMOS. KK s números identificadores especiais
relacionados com o número de bits de barramento de CI’s de interface. Os números XXX especificam a função do
CI(ex. 00 tem quatro portas NE de duas entradas). NT identifica o tipo de encapsulamento. ex. N=300mil DIP Dual in
Pine; NT é 300 mil DIP para 24/28 pinos; D=150 mil SO; DW 300 mil SO 20/24/28 pinos; DL 300 mil SSOP (Shrink
Small Outline Package) 48/56 pinos 300 mil cerâmico DIL.

1.9.2.2 Alimentação: A versão Comercial (74xx) tem tolerância de 5% na alimentação [de 4,75 a 5,25V] e faixa de
temperatura de trabalho entre 0° a 75°C e a versão militar Militar (série 54xx) uma tolerância de 10% com faixa de
temperatura de trabalho entre − 55°C a 125°C.

1.9.2.3 Níveis de Entrada e Saída:

V V VIH mínimo de 2V, ou


5V 5V seja, para VIH menor do
Nível 1 Nível 1 que 2V o bloco pode
2,5V não interpretar o valor
2,0V de tensão de entrada
como nível 1.VIL
máximo da ordem de
Nível Indeterminado Nível Indeterminado 0,8V. VOH mínimo é de
0,8V 2,5V, ou seja, quando
um bloco apresentar
0,5V nível 1 de saída, a
Nível 0 Nível 0
0V 0V tensão de saída mínima
t t (pior caso) será de 2,5V.
Níveis de Saída Níveis de Entrada Pode-se notar que este
valor é compatível com VIL máximo (veja abaixo), i.e., para os piores casos das saídas, a entrada ainda interpretará o
nível corretamente (pois os piores casos da saída estão dentro, com folga, dos níveis de interpretação da entrada).

7
1.9.3 Saídas Padrão:
Vcc
Vcc

R
R

Pull-up Resistor
Open Collector
Totem Pole

1.9.4 A porta NE TTL Padrão

Vcc Vcc Vcc

A presença de R3 no coletor de Q3 caracteriza o Active


Pull-Up Resistor e o conjunto Q3 e Q4, com ou sem o diodo D
R1=4k R2=1k6 R3=130
ligado no coletor de T 4 (formando um elevador de potencial)
X caracteriza a saída Toten-Pole.
Q3 Quando tivermos uma ou ambas as entradas A e B em
A
Q1 Q2 nível 0, analogamente ao circuito básico, o transistor Q2 irá cortar,
D
B levando (por ausência de corrente de base) Q 4 ao corte. O transistor
S
Q3 estará com tendência a conduzir, pois por R2 fluirá uma
Q4 corrente através de sua base. Nesse caso, aparecerá na saída S um
Q5
Enable
R4=1k igual a +Vcc (nível lógico 1). Quando ambas as entradas estiverem
em aberto ou em nível 1, por R1 fluirá uma corrente (ICBO ) que irá
saturar Q2 e consequentemente Q4. Devido à elevação do potencial
de base pelo diodo D, o transistor Q3 será cortado e teremos, na
Porta NAND TTL padrão.
saída, um baixo potencial, a tensão VCEsat de Q4, aproximadamente
de 0,2V, equivalente ao nível lógico zero. Desse modo, notamos
que o circuito se comporta como uma porta NE.

1.9.5 Coletor Aberto

Deve ser ligado um resistor de pull-up externamente quando da utilização do bloco. Essa configuração permite
o controle externo da corrente de coletor, proporcionando inclusive o aumento do fan-out. Além disso, permite a ligação
conjunta de várias saídas através de um único resistor de coletor, formando uma ligação denominada E por conexão ou
por fio.

1.9.6 Função Enable, Tri -State / Estado de Alta Impedância:

Na figura de [Porta NAND TTL padrão] a saída apresenta 3 estados de saída: o estado 0 (Q4 saturado e Q3 cortado),
o estado 1 (Q4 cortado e Q3 saturado) e um terceiro estado de alta impedância (Q4 e Q3 cortados), conhecido como
terceiro estado. Diz-se que esta saída é do tipo tri-state (3S).
Se aplicarmos um nível zero (0V) na entrada E (enable, entrada de abilitação), Q5 será cortado e o circuito
funcionará normalmente como uma porta NE. Se aplicarmos nível 1(Vcc), o transistor Q5 saturará e o potencial no
ponto X cairá para um valor baixo, levando Q3 e Q4 para a situação de corte. O terminal de saída S, neste caso, estara
praticamente desconectado do circuito e ocasionará o estado de alta impedância.
Na prática, as aplicações das saídas tri-state são muitas, principalmente em sistemas com micro-processadores,
onde vários circuitos integrados compartilham um mesmo conjunto de, formando o que se denomina barramento de
dados (Data Bus). Nesta situação, enquanto um dispositivo utiliza os dados do barramento, todos os outros
dispositivos ligados ao mesmo barramento permanecem em estado de alta impedância. É como funciona a memória de
um computador.

1.9.7 Características Principais da Família TTL

Bloco lógico básico: porta NE


Fan-out igual típico de 10 para
O consumo dessa família é da ordem de 10mW por porta na versão mais comum.
A imunidade ao ruído é relativamente boa,em torno de 0,4 V.
O tempo de atraso de propagação é da ordem de 10 ns na versão mais comum.

8
1.9.8 Versões dos Circuitos TTL

NAND TTL PADRÃO:

Vcc Vcc Vcc

74Lxx ⇒ com D; R1=40kΩ, R2=20kΩ, R3=12kΩ e R4=500kΩ;


R1=4k R2=1k6 R3=130 74Hxx ⇒ sem D; Q4 - Transistor Darlington, Resistências
Diminuidas
Q3
74Sxx ⇒ sem D: Transistores Schottky;
A Q2
74LSxx ⇒ com D: Transistores Schottky; Resistências
Q1
B D Diminuidas.

Q4

R4=1k

Além dos blocos comuns (Standard), a família TTL possui outras versões de circuitos com a finalidade de
atender a solicitações de ordem prática, nos parâmetros relativos a velocidade e consumo.
A seguir, mostramos um quadro comparativo com essas versões e respectivas identificações:

Versão Identificação da Tempo de atraso de Consumo de Observações


série propagação por potência por porta
porta
Standard 54/ 74 10 ns 10 mW comum
Low power 54L /74L 33 ns 1 mW baixíssimo consumo
High speed 54H /74H 6 ns 22 mW alta velocidade
Schottky 54S / 74S 3 ns 20 mW altíssima velocidade
Low power 54LS / 74LS 10 ns 2 mW baixíssimo consumo
Schottky

A versão Schottky utiliza em seus circuitos junções Schottky, onde se provoca o aparecimento de uma região
de depleção na junção entre um metal e um semicondutor. Esse elemento apresenta um tempo de comutação
extremamente baixo e consequentemente uma alta velocidade de trabalho.
A seguir, apresenta-se os circuitos internos das diversas sub-famílias TTL.

Vcc Vcc Vcc Vcc Vcc Vcc

R1=4k R2=1k6 R3=130 R1=40k R2=20k R3=500

Q3 Q3
A A
Q1 Q2 Q2
D Q1
B D
B

Q4 Q4
R4=1k R4=12k

74LXX
74XX

9
Vcc
Vcc Vcc Vcc
Vcc Vcc

R3=50
R1=2k8 R2=900 R3=50
R1=2k8 R2=760

Q3'

A Q3'
Q1 Q2 Q3''
B A Q2 Q3''
Q1
B

Q4

R4'=500 250 Q4

R4'=470
4k

74SXX 74HXX

Exercícios:

1) Explique o fato de VOL sem carga ser maior que VOL com carga (usar a carga padrão para a família. Uma carga
padrão para uma família é uma entrada típica da mesma família).

2) Dada a tabela, determine: a) o Fan-out de cada sub familia; b) quantas entradas S a familia LS consegue excitar com
garantia? c) quantas entradas LS a familia S consegue excitar com garantia?; d) quantas entradas LS a familia Standard
(N) consegue excitar com garantia? e) quantas entradas L a familia H consegue excitar com garantia? e f) quantas
entradas H a fa milia L consegue excitar com garantia?

Valores máximos Valores quiescentes


Sub-família IOL mA IOH µA IIL mA IIH µA VIH V VIL V VOH V VOL V
N (Standard ) 16 -400 -1,6 40 2 0,8 2,4 0,4
L 3,6 -200 -0,18 10 2 0,8 2,4 0,4
H 20 -500 -2 50 2 0,8 2,4 0,4
S 20 -1000 -2 50 2 0,8 2,7 0,4
LS 8 -400 -0,36 20 2 0,8 2,7 0,4

1.10 Família ECL (Emitter-Coupled Logic )

Vcc

A família ECL (Lógica de Emissores acoplados) utiliza


nos circuitos o acoplamento direto entre emissores dos
transistores.Esse fato faz com que os transistores não trabalhem
Z2 A B Z1 Z2
0 0 0 1
na região de saturação e traz como consequência, um menor
Z1 0 1 1 0 tempo de resposta, ou seja, uma velocidade de trabalho alta. De
A T3 T2 T1 1 0 1 0 fato, dentre as famílias lógicas aqui estudadas, é a que permite
I2 I1 1 1 1 0 a maior velocidade de comutação (1,55 ns).
B Essa família apresenta um bloco lógico com duas
Ie saídas, a NOU e a OU, obtidas a partir do mesmo circuito.
O circuito ECL funciona de maneira análoga a um
amplificador diferencial. Quando ambas as entradas estiverem
-Ve
em nível zero, os transistores T3 e T2 estarão no limiar da
região de corte, portanto I2 será pequena e por isso o potencial em Z2 será alto. Se I2 tem um baixo valor, I1 terá um
valor alto de modo a satisfazer a condição Ie=I1+I2. Com isso o transistor T1 estará no limiar da saturação, impondo
10
assim, um potencial baixo em Z1. Quando pelo menos uma das entradas (A ou B) estiver com potencial alto (nível 1), o
seu respectivo transistor (T3 ou T2) estará no limiar da saturação e, com isso, I 2 será elevada, logo o potencial de Z2
será baixo. Se I2 é elevada, I1 deverá ser pequena de modo a manter a corrente Ie. Com isso o transistor T3 estará no
limiar de corte, impondo assim um potencial alto em Z1. A transposição dessas situações para uma tabela verdade pode
ser vista na figura acima, onde se pode ver que a saída Z1 é uma saída OU e a saída Z2 é uma saída NOU.
Aplicações principais desta famili se encontram em computadores rápidos e satélites. Tem desvantagem de um
alto consumo, fabricação complicada e baixa densidade de integração.

1.10.1 Características da Família ECL


r
Os blocos lógicos principais são a porta OU (saída Z1) e a porta NOU (Z2).
Uma das vantagens de ECL é que possui um fan-out igual a 25.
A potência dissipada pelos blocos dessa família é da ordem de 50 a 70 mW por bloco. Isso se dá pelo fato de
não trabalharmos na região de corte e saturação e sim, na região ativa.
Apresenta uma boa imunidade a ruído.
Como já foi dito, a grande vantagem da família ECL é de possuir um tempo de atraso muito baixo , da ordem de
poucos nanosegundos. Atualmente esta família responde numa velocidade de uns 600 MegaHz.

1.11 Família MOS (Metal -Oxide Semiconductor)

A família MOS (Lógica de transistores MOS-FET) são circuitos formados a partir de transistores MOSFETs,
transistores de efeito de campo, construídos a partir da tecnologia MOS (semicondutor de óxido metálico). Ilustra -se
abaixo estes transistores.

1.11.1 MOSFET

Canal n Canal p Para o transistor MOS canal n (nMOS) enquanto VGS ≤ 0V o


transistor está cortado. Quando a tensão VGS for de aproximadamente 1,5
D D V começa a formação de um canal condutivo entre o dreno e a fonte
(source). Quanto maior o valor de VGS → maior o canal de condução e,
n p portanto, menor a resistência entre dreno e fonte. Trabalhando em
G G condições de corte e saturação tem-se resistências de corte de 10 GΩ e de
saturação de 1 kΩ. O transistor pMOS (MOSFet canal p) funciona de
S S maneira complementar de modo que podemos fazer o seguinte resumo.
Nível lógico zero no gate faz o pMOS conduzir e o nMOS cortar, enquanto que o nível lógico um no gate faz o pMOS
cortar e o nMOS conduzir.
O transistor nMOS é 2 vezes mais rápido que o pMOS (maior nível de integração) (**)

A tecnologia MOS apresenta como característica uma maior densidade de integração que os bipolares, de
forma a conseguirmos um grande número de componentes dentro de um mesmo encapsulamento. Graças a esta
característica, têm grande aplicação em circuitos de memórias de grande capacidade e microprocessadores. Como
vantagens desta família temos o baixo custo de fabricação; menor consumo (não utiliza resistores na fabricação de
C.I.'s. Os transistores fazem o papel de resistores); menor espaço ocupado (ótimo para C.I.'s com alta escala de
integração como memórias e microprocessadores). A principal desvantagem desta família é sua menor velocidade de
operação.

1.11.2 Porta Inversora (NOT) utilizando nMOS

+5V
D +5V
+5V D
Q1
n Q1
D G n
G
Q1 S
n Vo S
G Vo
D
D
S Q2
Vo n Q2
n
A G
S A G S
D
D D
Q2 Q3 Q3
n
G n n
Vin B G B G
S S S

Porta Inversora nMOS Porta NE nMOS Porta NOU nMOS


11
O gate do transistor Q1 é colocado em +5 V o que lhe permite estar sempre conduzindo (não saturado) com um
canal (D-S) um pouco mais estreito do que em situação de saturação. Este transistor faz a função de um resistor de 100
kΩ. Q2 é o transistor de comutação, trabalhando em condição de corte (10 GΩ) ou saturação (1 kΩ). Se Vin for igual a
0V, Q2 estará cortado. Ter-s e-á então um divisor resistivo onde Q1=100 kΩ e Q2 = 10 GΩ. Portanto Vout ≈ +5V (nível
lógico um). Ao contrário, se Vin = +5V, então Q2 estará saturado. Ter-s e-á agora um divisor resistivo onde Q1=100 k
Ω e Q2 = 1 kΩ. Portanto Vout ≈ 0V (0,05), i.e., nível lógico zero.

1.11.3 Porta NE (NAND) com nMOS

Na figura da porta ne nMOS, Vout somente será igual a (aproximadamente) 0V se Q2 e Q3 estiverem


conduzindo, condição que só ocorre se A = B = +5 V. Portanto o circuito tem uma função do tipo NE (Não E ou
NAND).

1.11.4 Porta NOU (NOR) com nMOS

Vout somente será igual (aproximadamente) 0V se pelo menos um dos transistores de comutação (Q2 "ou" Q3)
estiverem conduzindo, condição que só ocorre se A ou B for igual a +5 V. Portanto é uma função do tipo NOR.

1.11.5 Características do nMOS:

- Atraso de propagação típico = 50 ns;


- Margem de ruído maior que do TTL (≈ 1,5 V para tensão de alimentação de 5 V);
- Fan-out de aproximadamente 50 (Zin alto aumenta o fan-out);
- Complexidade menor que do TTL (só utiliza um tipo de componente no C.I.);
- Sensibilidade estática → Como Zin é elevado uma corrente provocada por uma carga estática na
entrada provoca Vin elevado que pode danificar o C.I. (Exige-se bancada de trabalho, operador e
instrumentação aterrados, assim como exige materiais condutivos (**) para acondicioná-los).

1.11.6 Logica Negativa

-Vdd A figura acima representa uma porta com lógica negativa. Para
D fins de ilustração, desenhou-se o circuito adotando uma outra simbologia,
frequentementre encontrada na bibliografia tradicional. Neste circuito,
quando pelo menos uma das entradas estiver com 0V, ou seja, nível zero,
Q1 A B Z1 Z2
n teremos o respectivo MOSFET cortado, impondo assim uma tensão de
Z 0 0 0 1
0 -Vdd -Vdd 0
saída igual a − VDD, pois Q1 está sempre conduzindo. Quando ambas as
-Vdd 0 -Vdd 0 entradas estiverem em −VDD (nível 1 na lógica negativa), teremos tanto Q1
A
Q2 -Vdd -Vdd -Vdd 0 como Q2 conduzindo, logo o potencial da saída será zero.
n
Notamos que a impedância de entrada desse circuito é elevada,
pois a entrada é feita através dos gates dos MOSFETs .Transpondo es ses
B valores para uma tabela verdade (mostrada na figura anterior), concluímos
Q3 que o circuito funciona como uma porta NE com lógica negativa.

1.11.7 Características principais da Família MOS

O bloco principal dessa família é a porta NE.


Fan-out igual a 20.
Os blocos dessa família dissipam potências extremamente baixas, levando-se em consideração o
grande número de componentes dentro de um mesmo encapsulamento.
Esses circuitos apresentam uma alta imunidade a ruído.
A grande desvantagem dessa família é o elevado tempo de atraso, que é da ordem de 300ns, que
como podemos notar, é o maior entre todas as famílias vistas.

1.12 Família CMOS (Complementary MOS)

A última família abordada aqui é a família CMOS. Nesta família CMOS (MOS com simetria complementar)
sempre haverá um transistor pMOS trabalhando com um outro nMOS em simetria complementarTem seus circuitos
construídos basicamente de pares de MOS canal n e MOS canal p. Suas configurações básicas permitem, como na
família MOS, uma grande escala de integração, com os blocos formados a partir dessa técnica, consumindo a mais

12
baixa potência de todas as famílias estudadas, sendo esta esta uma de suas mais importantes características. Outra
característica importante é o seu grande Fan-out por se trata r de circuitos de alta impedância de entrada .
Quanto à alimentação,essa família permite uma larga faixa de tensões que garante um bom funcionamento:
desde 3V até 15V (série 40XX) ou de 3V até 18V (série 40XXB). Sua fabricação é mais simples que a da família TTL.
Tem uma menor densidade de integração e são circuitos mais complexos se comparada à tecnologia nMOS (**). É
também mais rápida que a tecnologia pMOS.
Quanto as características de tensão das entradas e saídas, a familia CMOS tem um comportament o tal qual
ilustrado na figura abaixo:

V V
Vdd Vdd
Nível 1
Nível 1
Vdd-0,5V
70%Vdd

Nível Indeterminado Nível Indeterminado

30%Vdd
0,5V
Nível 0
0V Nível 0 0V
t t
Níveis de Saída Níveis de Entrada

Vejamos agora,o funcionamento dos blocos lógicos principais dessa família que são as portas NOU e as
portas NE.

1.12.1 Porta Inversora (NOT) CMOS

+Vdd
S Nesta porta, Um Vin de zero volts faz com que Q2 corte e Q1 conduza e a
G saída terá Vdd-Vds (nível lógico 1). Se na entrado tivermos Vdd, Q2 satura e Q1 corta e
p a saída terá Vds (nível lógico zero). O circuito funciona então como um circuito
Q1 inversor.
Vin D Vo

n
G Q2
S

Porta Inversora CMOS

1.12.2 Porta NOU (NOR) CMOS

+Vdd
S Quando ambas as entradas estiverem em zero, os MOS canal p M1 e M2, estarão
G conduzindo e os MOS canal n, M3 e M4, estarão cortados; isso fará com que a tensão de
p M1
saída assuma um valor igual a +VDD. Quando pelo menos uma das entradas (A ou B)
D estiver em +VDD (nível 1), teremos o MOS canal n correspondente, M3 ou M4
S conduzindo, fazendo com que na saída tenhamos uma tensão igual a zero. Deste modo,
G
p temos um circuito onde a resposta é zero quando uma ou mais entradas têm nível lógico
M2
um. O circuito é portanto uma porta NOU.
D
Z
D
M3
n
A G
D
S
n M4
B G
S

13
1.12.3 Porta NE (NAND) CMOS

Quando pelo menos uma das entradas estiver em zero (A ou B), o respectivo
M2 +Vdd
S S MOS canal n, M3 ou M4, estará cortado e o respectivo MOS canal p, M1 ou M2,
G G estará conduzindo, logo teremos na saída uma tensão igual a +VDD ( nível 1).
p p M1 Quando ambas as entradas estiverem em +VDD, tanto M3 como M4 estarão
conduzindo e M1 e M2 estarão cortados, logo, teremos na saída uma tensão igual a
D D
Z zero. Um circuito cuja resposta é zero para ambas as entradas em 1 e zero para os
D
outros casos é um circuito NE. Transpondo essas situações para uma tabela
n M3 verdade,temos:
A G S
D A B S
0V 0V +VDD
M4
n 0V +VDD +VDD
B G
+VDD 0V +VDD
S
+VDD +VDD 0V

Como sabemos, tanto a partir de portas NOU como a partir de portas NE, podemos esquematizar qualquer
outro bloco. A isto chamamos de suficiência das portas NOU e NE, pois com qualquer uma delas, é possível construir
qualquer dispositivo digital.

1.12.4 Características Principais da Família CMOS

Blocos lógicos principais portas NOU e NE.


Fan-out maior que 50.
Potência dissipada por bloco da ordem de 10 mW.
Essa família possui uma alta imunidade a ruído (45% Vcc).
A grande desvantagem dessa família é o seu tempo de atraso que é da ordem de 60 ns, sendo muito
maior que das famílias que utlilizam como componentes o transistor bipolar, excetuando-se a
família HTL.
Essa família possui também problemas com o manuseio dos circuitos integrados que, devido à
eletricidade estática, degrada as junções (embora este problema tenha sido minimizado quase a
ponto de não ser mais um problema).
Para contornar o problema, existe no mercado uma série de dispositivos antiestáticos, possibilitando
um manuseio mais seguro e uma proteção maior ao circuito .Como já foi dito ,as famílias de
circuitos lógicos possuem circuitos compatíveis entre si, porém em alguns casos necessitamos
conectar blocos de uma família com outros de uma outra família. Nesses casos, para atender tanto
às especificações de saída de uma família como às especificações de entrada de uma outra,
necessitamos utilizar circuitos chamados circuitos de interface .
5V 5V Os circuitos de interfaces
mais +utilizados são os
CMOS TTL até um TTL que permitem as
conexões das famílias
5V CMOS e TTL, fazendo
com que através desses
5V 1K 5V
circuitos, essas famílias
fiquem compatíveis entre
TTL CMOS até uns 100 CMOS
si. Estas interfaces podem
ser resumidas na figura
12V 5V abaixo. O 74CXX é um
5V CI TTL com
compatibilidade CMOS.
CMOS TTL Suas características de
correntes são: IILmax=-
Vdd 1uA; IIHmax=1u A;
IOLmax=10uA e IOHmax=-
5V 2K7 Vdd 10uA.

TTL CMOS

14
As várias séries ou sub-famílias CMOS estão ilustradas na tabela abaixo, onde se vê suas principais
características:

HC High Speed CMOS CMOS de Alta Velocidade


HCT High Speed CMOS with TTL inputs CMOS de Alta Velocidade com entradas TTL
AC Advanced CMOS CMOS de Alta Velocidade-versão avançada
ACT Advanced CMOS com TTL inputs CMOS com entradas TTL-versão avançada
BCT BiCMOS Technology Tecnologia BiCMOS (Bipolar/CMOS)
ABT Advanced BiCMOS Technology Tecnologia BiCMOS Avançada
LVT Low Voltage Technology Tecnologia de Baixa Tensão

1.13 Familia BiCMOS

BiCMOS combina as vantagens das tecnologias Bipolar (Alta velocidade) e CMOS (Baixo Consumo). Esta
tecnologia de alta performance tem uma maior facilidade de projeto (projeta-se de modo análogo aos de baixa
performance), uma vez que a minimização dos problemas de ruído intrínseco, ruídos de chaveamento e consumo em
altas frequências, juntamente com outras características desta tecnologia híbrida, reduz os esforços de projeto.
Algumas dos vantagens desta tecnologia são: alta velocidade; consumo reduzido tanto em operação dinâmica
quanto estática; Saídas bipolares que proveem 48-64 mA, necessárias para aplicações avançadas em barramentos;
Ruído de chaveamento menor; saída puramente bipolar com requisitos de corrente e ruídos de acordo com as
necessidades atuais; Os estágios de entrada e funcional utilizam principalmente tecnologia CMOS.
O BiCMOS avançado (ABT) tem sua performance melhorada e ainda pode ser integrado a uma escala pouco
menor que a metade da escala da BiCMOS normal.

1.14 Tendência atual das Famílias

O gráfico seguinte representa as tendências de migração das famílias, bem como o volume de fabricação atual,
seu status tecnológico e suas tecnologias básicas:

Volume

Introdução Ascensão Maturidade Saturação Declínio

Alta Performance projeto avançado Produção em grande Preço estável Fornecimento em


em atividade volume declínio
Novas Tecnologias Alto nível de suporte Muitos fornecedores Novos projetos ainda Não recomendado
e fornecedores os usam para novos projetos
Preços em ascensão

AS/ALS
FAST HC/HCT
74C
FACT
CD4K BiCMOS
ECL 300
CMOS
FACT QS
Bipolar
VHC/VHCT
LS ECL
FASTr
S
ABT

LVQ Tendência de TTL (N)


Migração
LVX

LVT

LCX

Tempo

15
1.15 Aplicações básicas para as diversas famílias.

BiCMOS BIPOLAR -COMPLEMENTARY M ETAL OXIDE SEMICONDUCTOR


ABT Alta velocidade, Altas correntes de saída, baixo ruído
LVT Alta velocidade e altas correntes de saída para aplicaçõe s de 3,3 volts.
CMOS COMPLEMENTARY M ETAL OXIDE SEMICONDUCTOR
LCX Alta velocidade possibilitando interoperacionalidade entre sistemas de 5 e 3,3V com saídas tolerantes a 5 V
LVX Translação de de níveis de tensão (5/3,3)
LVQ Ideal para aplicações exclusivamente de 3,3V.
AC Propósitos gerais (versão militar disponível com alta resistência à radiação)
ACQ Especialmente projetada para aplicações sensíveis a ruídos
ACT Idem AC
ACTQ Idem ACQ
VHC Está entrando em substituição à HCMOS. Além de ter baixa potência, baixo ruído e baixa corrente de saída,
é mais veloz.
VHCT Idem VHC
HC Tende a sair do mercado. Substituída pelas VHC/VHCT, Velocidade moderada. Não aconselhado para
novos projetos.
HCT Idem HC
74C Aplicação específica para tensões altas (nível CMOS) e altos ruidos.
CD4K Altas voltagens e altos ruídos. CMOS padrão.
BIPOLA T ECNOLOGIA BIPOLAR
R
FASTr A mais rápida com tecnologia TTL. É uma versão melhorada da FAST.
FAST Melhor razão velocidade/consumo dentre as famílias TTL-Schottky.
AS Tecnolog ia TTL de alta velocidade e altas correntes de saída.
ALS Baixo ruído de saída e o menor consumo dentre as sub -famílias avançadas TTL.
LS Familias bem conhecidas para as quais existirá suporte por algum tempo ainda (conforme National C.).
S Idem LS, mas não recomendada para novos projetos.
N (TTL) Idem LS, mas não recomendada para novos projetos.
ECL EMITHER COUPLED LOGIC
Série 300 Dentre as sub-famílias ECL é a de mais fácil uso, menor consumo e melhor preço/performance. Substitui a
séria 100.

16
Família Limiares Ruido 2 -- --- -- delay Alim. Ii Iomax Icc Veloc.3
Sub-F. VIL/VIH VOLP VOLV TS TD TAP VCC ±10% IIL/IIH IOL/IOH µA Mhz
BiCMOS BIPOLAR -COMPLEMENTARY M ETAL OXIDE SEMICONDUCTOR
ABT 1,1/1,9 0,6 -1,0 1,6 1,4 6,0 5 -5/5 64/ -32 30000 277,8
LVT 1,4/1,7 0,3 -0,2 -- -- -- 3,3 -10/10 64/ -32 12000 243,9
CMOS COMPLEMENTARY M ETAL OXIDE SEMICONDUCTOR
LCX 1,3/1,8 0,7 -0,7 2,9 2,4 8,0 3,3 -5/5 24/ -24 10 153,8
LVX -- -- -- 4,8 3,7 12,3 3,3 -1/1 4/-4 40 83,3
LVQ 1,6/1,7 0,3 -0,3 3,5 3,2 -- 3,3 -1/1 12/ -12 50 105,3
AC 2,2/3,0 1,6 -1,5 1,7 1,5 -- 3,3/5,0 -1/1 24/ -24 80 133,3
ACQ 2,3/2,9 0,9 -0,6 2,4 2,4 -- 3,3/5,0 -1/1 24/ -24 80 105,3
ACT 0,45/2,1 1,6 -1,6 1,7 1,5 10,5 5,0 -1/1 24/ -24 80 100
ACTQ 1,2/2,0 0,9 -0,5 2,5 2,4 10,0 5,0 -1/1 24/ -24 80 143
VHC 2,1/2,8 0,7 -0,5 4,1 3,2 10,5 3,3/5,0 -1/1 8/-8 40 117,6
VHCT -- -- -- -- -- -- 5,0 -1/1 8/-8 40 80
HC 2,3/2,4 0,5 -0,3 3,6 4,1 38,0 2/4,5/6 -1/1 6/-6 80 40
HCT 1,3/1,4 0,5 -0,3 4,6 3,9 38,0 5,0 -1/1 6/-6 80 40
74C -- -- -- -- -- -- 3,0-15 -1/1 12/ -14 300 14,3
CD4K -- -- -- -- -- -- 3,0-15 10pA 8/-1,25 3 25
BIPOLAR TECNOLOGIA BIPOLAR
FASTr 0,6/2,2 0,8 -0,8 2,3 1,1 6,6 5 -150/5 64/ -15 75 256,4
FAST 0,9/1,8 0,6 -0,3 2,1 1,8 8,0 5 -1600/5 64/ -15 90 153,8
AS 0,5/1,9 0,8 -1,4 2,1 1,5 9,0 5 -1m/20 64/ -15 90 161,3
ALS 0,8/1,6 0,2 -0,5 2,3 2,3 20,0 5 -100/20 24/ -15 27 100
LS -- -- -- -- -- -- 5 -200/20 24/ -15 54 55,6
S -- -- -- -- -- -- 5 -400/50 64/ -15 120 111,1
N (TTL) -- -- -- -- -- -- 5 -1,6m/40 40/ -0,25 41 33,3
ECL EMITHER COUPLED LOGIC
Série 300-- -- -- -- -- -- -5,7/-4,2 0,5/240 -1,8V/50Ω -65m 645

2.-Ruido causado pelo chaveamento de outras saídas numa saída em repouso. VOLP é o valor em volts do pico máximo acima do
valor em tensão da saída em repouso. VOLV é o valor correspondente abaixo.
IIL/IIH em microamperes
IOL/IOH em mA
Icc em mA
T S - Tempo de subida (rise time) em ns.
T D - Tempo de descida (Fall time) em ns.
TAP - Tempo de Atraso de Propagação,em ns.
3.-Velocidade máxima para máxima tensão de alimentação especificada.

17
Circuitos Integrados e Famílias Lógicas

1. Revisão de Técnicas Digitais: Circuitos Integrados e


Famílias Lógicas.

Introdução
O desenvolvimento da tecnologia dos circuitos integrados, possibilitando a colocação num
único invólucro de diversos componentes já interligados, veio permitir um desenvolvimento muito
rápido da Eletrônica Digital e conseqüentemente do projeto de sistemas digitais. Foi criada então uma
série de circuitos integrados que continham numa única pastilha as funções lógicas digitais mais
usadas e de tal maneira projetadas que todas eram compatíveis entre si. Estas séries de circuitos
integrados formaram então as Famílias Lógicas, a partir das quais os projetistas tiveram facilidade em
encontrar todos os blocos para montar seus sistemas digitais.
Em virtude da massificação do uso de CIs, torna-se necessário conhecer as características
gerais desses circuitos e de algumas das famílias lógicas mais populares. Uma vez entendidas tais
características, estaremos muito mais bem preparados para trabalhar no projeto de circuitos digitais.

Terminologia dos Circuitos Integrados

Apesar do grande número de fabricantes de circuitos integrados, grande parte da


nomenclatura e da terminologia empregadas nesta área são mais ou menos padronizadas. Os termos
mais usais serão definidos e discutidos a seguir.

Parâmetros de Tensão e Corrente

ALTO BAIXO

VIH (mínimo) – Tensão de Entrada Correspondente ao Nível Lógico Alto. É o nível de tensão
necessário a representar o nível lógico 1 na entrada de um circuito digital. Qualquer tensão abaixo
deste nível não será considerada nível lógico ALTO por um circuito digital.

VIL (máximo) - Tensão de Entrada Correspondente ao Nível Lógico Baixo. É o nível de tensão
necessário a representar o nível lógico 0 na entrada de um circuito digital. Qualquer tensão acima
deste nível não será considerada nível lógico BAIXO por um circuito digital.

VOH (mínimo) - Tensão de Saída Correspondente ao Nível Lógico Alto. É o nível de tensão
necessário a representar o nível lógico 1 na saída de um circuito digital. Tal parâmetro normalmente é
especificado por seu valor mínimo.

1
VOL (máximo) - Tensão de Saída Correspondente ao Nível Lógico Baixo. É o nível de tensão
necessário a representar o nível lógico 0 na saída de um circuito digital. Tal parâmetro normalmente é
especificado por seu valor máximo.

IIH (mínimo) – Corrente de Entrada Correspondente ao Nível Lógico Alto. Valor da corrente que
circula na entrada de um circuito digital, quando um nível lógico alto é aplicado em tal entrada.

IIL (máximo) – Corrente de Entrada Correspondente ao Nível Lógico Baixo. Valor da corrente que
circula na entrada de um circuito digital, quando um nível lógico baixo é aplicado em tal entrada.

IOH (mínimo) – Corrente de Saída Correspondente ao Nível Lógico Alto. Valor da corrente que
circula na saída de um circuito digital, quando um nível lógico alto é gerado em tal circuito,
respeitadas as limitações para carregamento da saída.

IOL (máximo) – Corrente de Saída Correspondente ao Nível Lógico Baixo. Valor da corrente que
circula na saída de um circuito digital, quando um nível lógico baixo é gerado em tal circuito,
respeitadas as limitações para carregamento da saída.

Fan-Out: Em geral, a saída de um circuito lógico é projetada para alimentar várias entradas de outros
circuitos lógicos. O fan-out , também chamado fator de carga, é definido como o número máximo de
entradas de circuitos lógicos que uma saída pode alimentar de maneira confiável. Se tal número não
for respeitado, os níveis de tensão na saída do circuito poderão não respeitar as especificações.

Exemplo: Uma porta lógica com fan-out de 10 pode alimentar até 10 entradas lógicas padrão.

Para determinar quantas entradas diferentes a saída de um CI pode alimentar, precisamos


conhecer IOL (máx) e IOH (máx) de tal CI e as necessidades de corrente de cada entrada, IIL e IIH.
Estas informações estão sempre presentes nas especificações do chip fornecidas pelo fabricante.
Assim,

I ( máx) I (máx)
fan - out (BAIXO) = OL ; fan - out (ALTO) = OH
I IL (máx) I IH (máx)

Se o fan-out para o nível BAIXO for diferente do fan-out para o nível ALTO, como ocorre em
alguns casos, devemos escolher o menor dos dois.

Obs.: O Fan-In indica a quantidade máxima de saídas que podemos ligar a uma entrada.

Retardo de Propagação: Um sinal lógico sempre sofre retardo em sua passagem através de um
circuito. Os dois tempos correspondentes aos retardos de propagação são definidos como:

tPLH: tempo de retardo correspondente à passagem do nível lógico 0 para o nível lógico 1 (BAIXO para
ALTO).

tPHL: tempo de retardo correspondente à passagem do nível lógico 1 para o nível lógico 0 (ALTO para
BAIXO).

A figura a seguir ilustra tais retardos de propagação para um circuito NOT. Observe que tPHL é
o tempo necessário para que a saída do NOT passe do nível ALTO para o nível BAIXO, em resposta
a uma entrada ALTO. Ele é medido a partir da metade dos pontos de transição dos sinais de entrada
e de saída. O parâmetro tPHL corresponde ao tempo que a saída leva para responder a uma entrada
no nível BAIXO.

2
Em geral tPLH e tPHL possuem valores diferentes, variando também em função das condições
de carregamento a que o circuito está submetido. Tais valores são usados para compararem as
velocidades de operação dos circuitos lógicos.

Exemplo: Um circuito com retardo de propagação em torno de 10ns é mais rápido do que um circuito
com retardo da ordem de 20 ns.

Exigências para alimentação: Cada CI precisa de uma determinada quantidade de potência elétrica
para operar. Tal potência é suprimida por uma ou mais fontes de tensão, conectadas aos pinos de
alimentação do chip. Normalmente, só é necessário operar um único pino para alimentação do chip,
denominado VCC para a família TTL e VDD para os dispositivos MOS (descritos posteriormente).

A quantidade de potência que um CI precisa para funcionar é determinada pela corrente ICC
que ele puxa da fonte que fornece VCC , sendo seu valor numérico obtido pelo produto ICC × VCC . Para
muitos CIs, o consumo de corrente vai variar, dependendo dos níveis lógicos dos circuitos dos chips.

Exemplo: Considere um chip NAND, em que todas as saídas estão no nível lógico ALTO. Neste caso,
a corrente que sai da fonte VCC é chamada de ICCH. Considere o mesmo chip NAND, com todas as
suas saídas no nível lógico BAIXO. Neste caso, a corrente que sai da fonte VCC é denominada ICCL .
Em geral, ICCH e ICCL têm valores diferentes, sendo o valor médio de tais correntes

I + I CCL
I cc (média) = CCH
2
utilizado para calcular a potência média consumida pelo circuito integrado

PD (média) = ICC (média) × VCC

Produto Velocidade-Potência: Historicamente, as famílias de circuitos integrados têm como


características marcantes a sua velocidade de operação e a potência consumida. Em geral, o projeto
de tais circuitos busca um retardo de propagação baixo (alta velocidade de operação) e valores
baixos de potência dissipada. Um meio comum de medir e comparar a performance global de uma
família de circuitos integrados é através do produto velocidade-potência (speed-power), obtido
através da multiplicação do retardo de propagação pela potência dissipada.

Exemplo: Suponha uma determinada família de circuitos integrados que tenha um retardo médio de
propagação de 10 ns, e uma potência dissipada média de 5mW. O produto velocidade-potência é
50pJ.

Fica claro que, quanto mais baixo for o valor deste produto, melhor será o desempenho global
da família em questão.

3
Imunidade ao Ruído: Picos de corrente elétrica e campos magnéticos podem induzir tensões nas
conexões existentes entre os circuitos lógicos. Tais sinais, indesejados e espúrios, são denominados
ruído. A imunidade ao ruído de um circuito lógico refere-se à capacidade deste circuito tolerar tensões
geradas por ruído em suas entradas, sem alterar o seu funcionamento. A quantidade medida de
imunidade ao ruído é denominada margem de ruído.

A margem de ruído para o nível alto, VNH, é definida como

VNH = VOH (mínimo) – VIH (mínimo)

A margem de ruído para o nível baixo, VNL, é definida como

VNL = VIL (máximo) – VOL (máximo)

Obs.: Estritamente falando, as margens de ruído definidas são chamadas de margens de ruído dc.
Tal termo pode parecer não apropriado quando se trata de definir ruído, que geralmente é um sinal
ac. Ocorre que, nos circuitos integrados atuais, em que a velocidade de operação é extremamente
alta, um pulso de 1µs de duração é considerado longo e pode ser tratado como um pulso dc, levando-
se em conta que o circuito responderá normalmente a tal pulso.

Níveis de Integração de Circuitos: Os cinco níveis de integração de circuitos são mostrados a


seguir.

Nível de Integração Número de Portas


Integração em Pequena Escala (SSI) Menos de 12
Integração em Média Escala (MSI) 12 a 90
Integração em Grande Escala (LSI) 100 a 9.999
Integração em Muito Grande Escala (VLSI) 10.000 a 99.999
Integração Ultra Grande Escala (ULSI) 100.000 ou mais

Encapsulamento de CIs:

Encapsulamentos mais comuns para CIs: (a) DIP (dual-in-line package) de 24 pinos; (b)
envoltório de cerâmica flexível de 14 pinos; (c) envoltório montado sobre a superfície (surface-mount).

O envoltório de cerâmica flexível é uma embalagem hermeticamente fechada construída com


uma cerâmica não-condutora, o que torna o chip totalmente imune aos efeitos da umidade. Estes
envoltórios são usados em circuitos destinados a aplicações militares, que devem funcionar em
condições ambientais extremas, totalmente desfavoráveis.
O envoltório montado na superfície é a técnica de encapsulamento mais moderna, é muito
similar ao DIP, exceto pelo fato de seus pinos terminarem dobrados en ângulos retos, de maneira a
poderem ser soldados diretamente na superfície da placa de circuito impresso. Em geral, são
menores que os DIPs. Os CIs montados na superfície também têm a vantagem de poderem ser mais
facilmente manipulados pelos equipamentos automáticos de montagem de placas de circuito.

4
• Outros Termos Utilizados em Circuitos Integrados

Buffer/Driver: Circuito projetado para fornecer uma corrente de saída alta e/ou tensão também alta
se comparadas aos parâmetros normalmente associados aos circuitos lógicos comuns.

CIs bipolares: Circuitos Digitais integrados nos quais transistores PNP ou NPN são os principais
formadores do circuito.

CIs Unipolares: Circuitos Integrados digitais nos quais um transistor unipolar por efeito de campo
(MOSFET) é o principal elemento para a construção dos circuitos.

Dispositivo Lógico Programável (PLD): Circuito integrado que contém um grande número de
funções lógicas interconectadas. O usuário pode programar o CI para uma função específica, abrindo
as conexões apropriadas.

Driver: Termo técnico adicionado a algumas descrições de CIs, para indicar que as saídas do CI
podem operar a altas correntes e/ou altas tensões, se comparado com os CIs comuns.

Entrada flutuante ou em flutuação: Sinal em alta impedância, apresentado como entrada de um


circuito digital. Atua como se estivesse logicamente desconectado ao circuito.

Lógica absorvedora de corrente: Família lógica na qual a saída de um circuito lógico drena corrente
da entrada de um outro circuito lógico.

Lógica acoplada pelo emissor (ECL): Também conhecida como lógica em modo de corrente.

Lógica fornecedora de corrente: Família lógica na qual a saída de um circuito lógico fornece
corrente para a entrada de um outro circuito lógico.

Saída a coletor aberto: Tipo de estrutura de saída de alguns circuitos TTL (Transistor-Transistor
Logic), no qual só é usado um transistor com seu coletor em flutuação.

Saída de três estados (tristate): Tipo de estrutura que permite que uma saída seja colocada em um
dos três estados: ALTO, BAIXO ou ALTA IMPEDÂNCIA.

Saída totem-pole: Termo usado para descrever a forma na qual dois transistores bipolares são
ligados na saída de alguns circuitos TTL.

Resistor de pull-up: Assegura em uma entrada (que pode ser compartilhada) de uma porta lógica o
nível lógico 1.

Resistor de pull-down: Assegura em uma entrada (que pode ser compartilhada) de uma porta
lógica o nível lógico 0.

Spike: Mudança momentânea e espúria em um nível de tensão.

Strobing: Técnica utilizada para eliminação de spikes.

Substrato: Pedaço de material semicondutor, onde são colocados os componentes eletro-eletrônicos


de um circuito integrado.

Transientes de corrente: Picos de corrente gerados pela saída totem-pole de um circuito TTL.
Causados quando ambos os transistores conduzem simultaneamente.

“Unasserted” : Termo usado para descrever o estado de um sinal lógico, sinônimo de inativo.

5
Famílias Lógicas de Circuitos Integrados

Durante muito tempo, os circuitos construídos a partir da Álgebra booleana foram


implementados utilizando-se dispositivos eletromecânicos como, por exemplo, os relês. Portanto, o
nível de tensão correspondente a um nível lógico, poderia assumir qualquer valor dependendo
apenas das características do projeto.
A partir do surgimento do transistor, procurou-se padronizar os sinais elétricos
correspondentes aos níveis lógicos. Esta padronização ocasionou o surgimento das famílias de
componentes digitais com características bastante distintas.
As famílias lógicas diferem basicamente pelo componente principal utilizado por cada uma em
seus circuitos. As famílias TTL (Transistor-Transistor Logic) e ECL (Emitter Coupled Logic) usam
transistores bipolares como seu principal componente, enquanto as famílias PMOS, NMOS e CMOS
usam os transistores unipolares MOSFET (transistor de efeito de campo construído segundo a
técnica MOS - Metal Oxide Semicondutor) como seu elemento principal de circuito.
Atualmente a Família TTL e a CMOS são as mais usadas, sendo empregadas em uma
grande quantidade de equipamentos digitais e também nos computadores e periféricos. Dessa forma,
essas serão as famílias abordadas.

• Família Lógica TTL

TTL significa Transistor-Transistor – Logic (Lógica Transistor-Transistor). A tensão de


alimentação se restringe a 5V contínuos, tendo, porém, uma faixa de tensão correspondente aos
níveis lógicos 0 e 1.
A figura a seguir mostra as faixas de tensão correspondentes aos níveis lógicos de entrada
de um circuito integrado da família TTL.

Observa-se, na figura, que existe uma faixa de tensão entre 0,8V e 2V na qual o componente
TTL não reconhece os níveis lógicos 0 e 1, devendo, portanto, ser evitada em projetos de circuitos
digitais.
A figura a seguir mostra as faixas de tensão correspondentes aos níveis lógicos de saída de
um circuito integrado da família TTL.

A figura a seguir apresenta um exemplo de um circuito elétrico (porta lógica que implementa a
função AND), utilizando a tecnologia TTL.
6
Observação: Quando não desejamos utilizar uma determinada entrada de um circuito TTL, podemos
proceder de uma das formas apresentadas no exemplo da figura a seguir.

Na figura (a) a entrada está desconectada (em flutuação), que age exatamente como se o
nível lógico 1 estivesse aplicado a ela. Isto significa que, em qualquer CI TTL, todas as entradas
serão 1 se não estiverem conectadas a nenhuma fonte de sinal lógico ao à terra. Quando uma
entrada estiver aberta, diz-se que a mesma está em “flutuação”. Quando não desejamos utilizar uma
entrada essa não é a melhor opção, pois as entradas desconectadas agirão como uma antena,
captando sinais espúrios que podem fazer com que o circuito opere indevidamente. Uma técnica mais
adequada é apresenta na figura (b), em que tal entrada é conectada a uma tensão de +5V, através de
um resistor de 1KΩ, forçando o nível lógico 1 nessa entrada. O resistor serve apenas para proteger a
entrada, em caso de correntes elevadas serem geradas, em função de picos de tensão na fonte de
energia.
Uma terceira técnica é mostrada na figura (c), em que a entrada não usada é conectada a
uma das entradas utilizadas. Isto é aceitável, caso o circuito que estiver alimentando a entrada B não
venha a ter seu fan-out excedido com a conexão da entrada não utilizada.

A família TTL foi originalmente desenvolvida pela TEXAS Instruments, mas hoje, muitos
fabricantes de semicondutores produzem seus componentes.

7
Esta família é principalmente reconhecida pelo fato de ter duas séries que começam pelos
números 54 para os componentes de uso militar e 74 para os componentes de uso comercial.
Os CIs da série TTL 74-padrão oferecem uma combinação de velocidade e potências
consumidas adequadas a um grande número de aplicações. Entre os CIs desta série, podemos
encontrar uma ampla variedade de portas lógicas, flip-flops, construídos segundo a tecnologia SSI,
além de registradores de deslocamento, contadores, decodificadores, memórias e circuitos
aritméticos, construídos com a tecnologia MSI.

Especificações do fabricante: Para ilustrar as características da série-padrão TTL, vamos utilizar o


CI 7400, um NAND quádruplo.

Várias outras séries TTL foram desenvolvidas depois do aparecimento da série 74-padrão.
Estas outras séries fornecem uma ampla variedade de escolha dos parâmetros de velocidade e
potência consumida. Dentre essas séries destacam-se:

TTL 74L de Baixa Potência: adequada para o uso em aplicações nas quais a dissipação de potência
é um problema mais crítico do que a velocidade de operação. Exemplo de aplicação: Circuitos que
operam a baixas freqüências, alimentados por baterias, como as calculadoras eletrônicas. Esta série
8
tornou-se obsoleta com o desenvolvimento das séries 74LS, 74ALS e CMOS, que oferecem chips
com baixo consumo de potência, operando a velocidades bem mais altas que as dos dispositivos
74L. Por isso a série 74L não é recomendada para ser usada no projeto de novos circuitos.

TTL 74H de Alta Velocidade: apresenta um aumento da velocidade em relação a série 74L, porém
esse aumento é conseguido à custa do aumento da potência consumida pelos dispositivos da série. A
série 74H também ficou obsoleta com o desenvolvimento da série TTL Schottky.

TTL 74S Schottky: reduz o retardo de armazenamento, com o uso do diodo Schottky. Opera com o
dobro da velocidade da 74H, consumindo mais ou menos a mesma potência.

TTL 74LS Schottky de Baixa Potência (LS-TTL): é uma versão da 74S, que apresenta CIs com
consumo de potência mais baixo e com velocidade também mais baixa. Tais características
colocaram a série 74LS como a “principal” série de toda a família TTL, sendo atualmente usada em
todos os novos projetos em que a velocidade é um fator preponderante. Esta posição de liderança
tende a ser perdida pouco a pouco pela nova série 74ALS.

TTL 74AS Schottky Avançada (AS-TTL): é a série TTL mais rápida, e com o produto velocidade-
potência significativamente mais baixo que o da série 74S. A série 74AS tem outras vantagens sobre
as demais, incluindo a necessidade de correntes de entrada extremamente baixas, o que resulta em
fan-outs maiores que os da série 74S. Em função de tais vantagens, a série 74AS está aos poucos
tomando o lugar antes ocupado por dispositivos da série 74S, em todas as aplicações nas quais são
necessários componentes de alta velocidade de operação. Como o custo dos dispositivos 74AS
continua a cair, e como muito mais funções lógicas estão disponíveis nesta série, não há a menor
dúvida de que a série 74S torna-se-á obsoleta num curto prazo de tempo.

TTL Schottky Avançada de Baixa Potência (74ALS-TTL): oferece uma sensível melhora em relação à
74LS no que diz respeito à velocidade de operação e à potência consumida. Esta série tem o mais
baixo produto velocidade-potência de todas as séries TTL, e está muito próxima de ter a mais baixa
dissipação de potência por porta lógica. Pelo exposto, poderemos ter, a médio prazo, os dispositivos
da série 74ALS substituindo os da série 74LS como os mais utilizados da família TTL.

Características Típicas da Série TTL

Compatibilidade entre as subfamílias: Um ponto importante que deve ser levado em conta quando
trabalhamos com a família Padrão (Standard) e as subfamílias TTL é a possibilidade de interligarmos
os diversos tipos. Isto realmente ocorre, já que todos os circuitos integrados da família TTL e também
das subfamílias são alimentados com 5V. Devemos observar, e com muito cuidado, que as correntes
que circulam nas entradas e saídas dos componentes das diversas subfamílias são completamente
diferentes.

9
• Família MOS

A tecnologia MOS (Metal Oxide Semiconductor) tem seu nome extraído do fato de sua
estrutura básica ser formada por um eletrodo de metal conectado a uma camada de óxido isolante
que, por sua vez, é depositada sobre um substrato de silício. Os transistores construídos na técnica
MOS são transistores por efeito de campo (field-effect transistor) chamados por conseguinte de
MOSFETs.
As principais vantagens do MOSFET residem nos fatos de ele ser relativamente simples, de
ter um custo de fabricação bem baixo, de ser pequeno e de consumir muito pouca potência. Além
disso, o MOS ocupa muito menos espaço no chip do que os transistores bipolares
(aproximadamente, 50 vezes menos espaço). Um outro aspecto muito importante sobre a tecnologia
MOS é o fato de seus CIS não usarem resistores na sua construção. Os resistores tomam parte da
área de chip ocupada pelos CIs bipolares. A alta densidade de integração dos CIs MOS permite a
construção de sistemas de alta confiabilidade, em virtude da redução no número de conexões
externas necessárias à implementação de determinada função lógica.
A principal desvantagem da técnica MOS é a velocidade de operação relativamente baixa de
seus componentes, se comparada com as apresentadas por componentes das famílias bipolares.
Em resumo, comparada com as famílias lógicas bipolares, as famílias MOS são mais lentas
na operação, requerem muito menos potência, têm uma margem de ruído melhor, uma faixa de
tensão maior, e um fan-out também maior (o fan-out da família CMOS é completamente ilimitado,
sendo restrito apenas por atrasos e considerações sobre o tempo de subida). Além disso, requer
menos espaço.

Obs.: A lógica MOS é especialmente susceptível a danos causados pela eletricidade estática,
enquanto que as famílias bipolares não são tão afetadas. A descarga eletrostática é responsável pela
perda de milhões de dólares, devido a danos causados por ela em equipamentos eletrônicos. Alguns
procedimentos são adotados para evitar esse problema, por exemplo, deve-se conectar à terra o
chassi de todos os instrumentos de testes, o operador deve se conectar à terra através de uma
pulseira especial, não deixar desconectada nenhuma entrada de qualquer CI que não esteja sendo
utilizado, etc.

• Família CMOS

CMOS significa Complementary Metal Oxide Semiconductor (Semicondutor de Óxido-Metal


Complementar), usa tanto FETs canal-N quanto canal-P no mesmo circuito, de forma a aproveitar as
vantagens de ambas as famílias lógicas.
As características principais desta família são o reduzido consumo de corrente (baixa
potência), alta imunidade a ruídos e uma faixa de alimentação que se estende de 3V a 15V ou 18V
dependendo do modelo.
O processo de fabricação do CMOS é mais simples que o do TTL, possuindo também uma
densidade de integração maior, porém são mais lentos do que os TTL, apesar da nova série CMOS
de alta velocidade competir em pé de igualdade com as séries TTL 74 e 74LS.
A família CMOS possui, também, uma determinada faixa de tensão para representar os níveis
lógicos de entrada e de saída, porém estes valores dependem da tensão de alimentação e da
temperatura ambiente.
A figura a seguir, ilustra o exemplo de um circuito implementado utilizando a tecnologia
CMOS (NOT CMOS básico).

10
Características das séries CMOS

4000/14000: foram as primeiras séries da família CMOS, são bastante utilizadas, apesar do
aparecimento de novas séries, pelo fato de implementarem diversas funções ainda não disponíveis
nas novas séries.

74C: compatível, pino a pino e função por função, com os dispositivos TTL de mesmo número. A
performance desta série é quase idêntica à da série 4000.

74HC (CMOS de Alta Velocidade): versão melhorada da 74C, o principal melhoramento é o tempo de
comutação (em torno de 10 vezes maior), bem como a capacidade de suportar altas correntes na
saída. A velocidade dos dispositivos desta série é compatível com a velocidade dos dispositivos da
série TTL 74LS.

74HCT: CMOS de alta velocidade. A principal diferença entre esta série e a 7HC é o fato de ela ser
desenvolvida para ser compatível em termos de tensões com dispositivos da família TTL. Ou seja, os
dispositivos 74HCT podem ser alimentados diretamente por saídas de dispositivos TTL.

Compatibilidade: Ao contrário da família TTL, que é produzida com as mesmas características


elétricas por todos os fabricantes, a CMOS, embora padronizada em sua numeração, apresenta
grandes variações na capacidade de saída e velocidade de operação, de um fabricante para outro.
Algumas vezes, até as funções sào diferentes e incompatíveis, com o que deve-se ter muito cuidado.

O quadro a seguir compara as características típicas das principais séries de circuitos


integrados das famílias CMOS e TTL.

11
“Interfaceando”: Mesmo tendo uma faixa de tensões ampla e características diferentes dos circuitos
integrados, existe a possibilidade de “interfacear” circuitos TTL e CMOS, desde que sejam tomados
cuidados no que se refere a compatibilidade.

A partir do exposto, verifica-se que existem vantagens e desvantagens no uso dos circuitos
CMOS em lugar dos TTL, mas os fabricantes conseguem pouco a pouco eliminar as diferenças
existentes entre as duas famílias com o desenvolvimento de tecnologias de fabricação, aumentando
ainda mais a velocidade e reduzindo o consumo. De uma forma geral, podemos dizer que existem
aplicações em que é mais vantajoso usar um tipo e aplicações em que o outro tipo é melhor.

Exercícios Resolvidos

ER.1 - Consulte a especificação do CI 7400 NAND e responda: Quantas entradas de portas NAND
7400 podem ser ligadas à saída de uma porta NAND 7400 ?

Solução:
I (máx) 16mA
fan - out (BAIXO) = OL = = 10
I IL (máx) 1,6mA

I (máx) 400µA
fan - out (ALTO) = OH = = 10
I IH (máx) 40µA

Este resultado indica que o fan-out tem o valor 10 para ambos os níveis lógicos. Então a
saída da porta NAND 7400 pode alimentar até 10 entradas de outras portas 7400. Se o fan-out para o
nível BAIXO for diferente do fan-out para o nível ALTO, devemos escolher o menor dos dois.

ER.2 – Consulte a especificação do CI 7400 NAND quádruplo, de duas entradas. Determine a


potência máxima dissipada e o tempo médio máximo para o retardo de propagação de uma única
porta.

Solução:
I + I CCL (8 + 12)mA
I CC (média) = CCH = = 15mA
2 2
PD (média) = I CC (média) × VCC = 15mA × 5,25V = 78,75mW

Este valor corresponde à potência consumida por todas as portas do chip. A potência máxima
consumida por porta NAND é, portanto dividida por 4:

PD (média) = 19,7 mW por porta NAND

O retardo médio máximo é de:

t + t PHL (22 + 15)ns


t pd (médio) = PLH = = 18,5ns
2 2

12
ER.3 – A partir das especificações, compare o Produto velocidade-potência das séries 74S e 74AS, o
que você pode concluir ?

A série 74AS possui retardo de propagação e dissipação de potência inferiores a série 74S,
apresenta, portanto, o produto velocidade-potência significativamente mais baixo. Logo, a série 74AS
é mais rápida que a série 74S.

ER.4 – Consultando as especificações, compare o Produto velocidade-potência das séries 74HC e


74LS, o que você pode concluir ?

A série 74HC possui retardo de propagação e dissipação de potência inferiores a série 74LS,
apresenta, portanto, o produto velocidade-potência significativamente mais baixo. Logo, a série
74HC é mais rápida que a série 74LS.

ER.5 – Consulte as especificações, de maneira a calcular a margem de ruído para um CI da série


74LS. Faca uma comparação com a margem calculada para um CI TTL-padrão.

Solução:

Margem de ruído para o nível alto:

74LS
V NH = VOH (mín) − V IH (mín) = 2,7V − 2,0V = 0,7V

TTL-padrão
V NH = VOH (mín) − V IH (mín) = 2, 4V − 2,0V = 0,4V

Margem de ruído para o nível baixo:

74LS
V NL = V IL (máx) − VOL (máx) = 0,8V − 0,5V = 0,3V

TTL-padrão
V NL = V IL (máx) − VOL (máx) = 0,8V − 0,4V = 0,4V

Exercícios Propostos

EP.1 – Defina cada um dos seguintes parâmetros: VOH , VIL , IOL , IIH , tPLH , tPHL , ICCL , ICCH, VNL, VNH.

EP.2 – Assinale Verdadeiro ou Falso nas afirmações abaixo:


( ) Se um circuito lógico tem um fan-out de 5, o circuito tem cinco saídas.
( ) Uma família lógica com tpd (médio) = 12ns e PD (médio) = 15mW tem um produto
velocidade-potência maior do que um com 8ns e 30mW.
( ) A família CMOS tem maior densidade de integração que a família TTL.
( ) Dispositivos CMOS são ideais para aplicações alimentadas por pilhas.

13
EP.3 – Qual dos encapsulamentos de CIs é projetado para ser imune aos efeitos da umidade ?

EP.4 – Descreva a diferença entre uma lógica absorvedora de corrente e uma fornecedora de
corrente.

EP.5 - Qual das séries TTL pode alimentar entradas de mais dispositivos da mesma série ?

EP.6 – Utilizando as especificações das tensões de entrada e saída para a família, determine:
a) A amplitude máxima do pico de ruído que poderá ser tolerado quando uma saída no nível ALTO
estiver alimentando uma entrada lógica.
b) A amplitude máxima do pico de ruído que poderá ser tolerado quando uma saída no nível BAIXO
estiver alimentando uma entrada lógica.

EP.7 – A partir das especificações do fabricante fornecidas a seguir, determine quantas portas NAND
74ALS20 podem ser alimentadas pela saída de outra porta 74ALS20.

Especificação do fabricante – 74ALS20


IOH(máx) = 0,4 mA
IOL(máx) = 8 mA
IIH(máx) = 20 µA
IIL(máx) = 0,1 mA

EP.8 – Quais das séries CMOS são compatíveis pino a pino com a família TTL ?

EP.9 – Assumindo o mesmo custo para os três componentes abaixo citados, por que escolheria um
contador 74ALS193, em vez de um 74LS193 ou de um 74AS193, para ser usado em um circuito que
opere com um clock de 40 MHz ?

14
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Capítulo IV - Famílias Lógicas


1 Introdução
Nos capítulos anteriores estudamos circuitos digitais sob o ponto de vista das
funções lógicas por eles implementadas. Neste capítulo estudaremos circuitos
digitais no contexto de suas características elétricas de operação. Duas
principais famílias de circuitos integrados emergem neste contexto: A família
TTL (Transistor-Transistor Logic) e a família CMOS (Complemetary Metal-Oxid
Semiconductor). As famílias TTL e CMOS não esgotam o universo de famílias
lógicas, mas, seguramente são as mais utilizadas. Como um exemplo das
demais famílias lógicas existentes citamos a família ECL (Emitter-Coupled
Logic), caracterizada pela capacidade de operar em altas freqüências (2.8 GHz
para a série E-Lite da família ECL).

2 Características e Par âmetros Operacionais Básicos

• Esta seção apresenta resumidamente as principais características e


parâmetros das famílias TTL e CMOS, sob o enfoque da implementação
prática de funções lógicas através de circuitos integrados (CIs) digitais.
2.1 Tensão de Alimentação

• A tensão nominal de alimentação de um CI TTL é V = +5V . CC

• A tensão nominal de alimentação de um CI CMOS é bem mais flexível que a


de um CI TTL. Um CI CMOS opera com tensões de alimentação de até
VCC = +10V , mas é usual uma tensão de alimentação de + 5V para que haja
compatibilidade com circuitos digitais que utilizem CIs TTL.

• Para a categoria de CIs CMOS conhecida como Low-Voltage CMOS, a


tensão nominal de alimentação é VCC = +3.3V .

Figura 1: Pinos de conexão de alimentação em um CI.

1
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

2.2 Níveis Lógicos para CIs CMOS

Figura 2: Níveis de tensão para operação correta de um CI CMOS. VI


refere-se a tensões de entrada e VO a tensões de saída. A faixa de tensão
unallowed (não permitido) significa que o fabricante do CI não garante o
funcionamento correto do CI para tensões nesta faixa.

2
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

2.3 Níveis Lógicos para CIs TTL

Figura 3: Níveis de tensão para operação correta de um CI TTL. VI refere-se a


tensões de entrada e VO a tensões de saída. A faixa de tensão unallowed
(não permitido) significa que o fabricante do CI não garante o funcionamento
correto do CI para tensões nesta faixa.

2.4 Imunidade a Ruído

• Em ambientes industriais é usual um alto nível de ruído eletromagnético. A


Figura 4 ilustra o efeito do ruído na operação de uma porta lógica.

3
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 4: Efeito do ruído na entrada de uma porta lógica sobre a sua operação.
É desejável que um CI tenha uma alta imunidade ao ruído eletromagnético.

2.5 Margem de Ruído

• Uma medida da imunidade a ruído de uma família lógica é a denominada


Margem de Ruído, definida pelos parâmetros VNH e VNL , dados por
VNH = VOH (min ) − VIH (min ) (1)

VNL = VIL (max ) − VOL (max ) (2)

4
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 5: (a) Margem de ruído VNH . (b) Margem de ruído VNL .

2.6 Consumo de Potência

Figura 6: Os dois valores possíveis de consumo de corrente para uma porta


lógica: (a) I CCH e (b) I CCL .

• A corrente média de consumo é dada por


I CCH + I CCL (3)
I CC =
2

• E, portanto, a potência média consumida da fonte de alimentação é dada por


PD = VCC I CC (4)

5
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

• CIs TTL têm seu consumo independente da freqüência de operação,


enquanto CIs CMOS têm seu consumo variando aproximadamente de modo
linear com a freqüência de operação:

Figura 7: Curva potência consumida × freqüência de operação para as


famílias TTL e CMOS.

2.7 Tempo de Propagação

• Sempre que um trem de pulsos se propaga através de uma porta lógica ele
experimenta um atraso no tempo (time delay) :

Figura 8: Ilustração do mecanismo denominado propagation delay.

• Existem dois atrasos (delays) de propagação básicos em uma porta lógica:


⇒ t PHL : O intervalo de tempo transcorrido entre um instante especificado no
pulso de entrada da porta e o instante correspondente no pulso de saída,
para a situação em que a saída da porta está efetuando a transição do
estado HIGH para o estado LOW.

⇒ t PLH : O intervalo de tempo transcorrido entre um instante especificado no


pulso de entrada da porta e o instante correspondente no pulso de saída,
para a situação em que a saída da porta está efetuando a transição do
estado LOW para o estado HIGH.

6
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 9: Definição dos propagation delay times , t PHL e t PLH , em uma porta
lógica. Input significa “entrada” e output significa “saída”. Em geral os
instantes de referência localizam-se a 50% do tempo de duração das bordas
dos pulsos.

2.8 Fan-Out

• Existe um limite máximo de entradas de portas lógicas que podem ser


conectadas simultaneamente à saída de uma porta lógica. Este limite máximo é
denominado de fan-out.

Figura 10: Porta NAND acionando 3 portas OR com entradas invertidas. Cada
uma das 3 portas OR consome uma parcela da corrente de saída da porta
NAND. Portanto, haverá um limite máximo de portas que poderão ser
acionadas, sob pena de danificar a porta acionadora (driving gate) por excesso
de corrente.

• Por exemplo, o fan-outtípico de uma porta TTL padrão é 10, para uma porta
Low-Power Schottky (LS) o fan-out é 20.

7
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

• Uma porta CMOS possui um fan-out bem maior que uma porta TTL, mas
deve-se manter em mente que o fan-out da família CMOS é dependente da
freqüência de operação devido ao inerente efeito capacitivo nas entradas das
portas CMOS:

Figura 11: Carga capacitiva apresentada à porta acionadora para CIs da


família CMOS. (a) Carga do capacitor. (b) Descarga do capacitor. Quanto maior
a freqüência de operação mais ciclos carga-descarga do capacitor ocorrem por
unidade de tempo, e, portanto, maior o valor RMS da corrente na saída da
porta acionadora.

• CIs TTL não apresentam efeito capacitivo nas entradas de suas portas, de
modo que a carga de uma porta TTL é puramente resistiva:

Figura 12: Carga resistiva apresentada à porta acionadora para CIs da família
TTL. (a) Fornecimento de corrente à carga. (b) Absorção de corrente da carga.

• Embora o fan-out da família TTL seja independente da freqüência, ocorre


problema de redução da margem de ruído quando temos muitas portas
conectadas em paralelo como carga e a porta acionadora encontra-se com sua
saída em estado HIGH:

8
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 13: A corrente I fornecida pela porta acionadora aumenta à medida


que aumentamos o número de portas utilizadas como carga. A medida que
corrente I aumenta, aumenta a queda ôhmica de tensão interna na porta
acionadora. Isto faz com que VOH eventualmente caia abaixo de VOH (min ) ,
reduzindo a margem de ruído VNH (ver Figura 5).

• Para um CI TTL o fator limitante do fan-out é a absorção de corrente das


portas utilizadas como carga, situação que ocorre quando a porta acionadora
encontra-se com sua saída em estado LOW:

Figura 14: Absorção de corrente das portas utilizadas como carga quando a
porta acionadora encontra-se com sua saída em estado LOW.

9
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

3 Portas da Família CM OS

• O elemento básico de uma porta CMOS é o transistor MOSFET (Metal-Oxid


Semiconductor Field Effect Transistor):

Figura 15: Símbolo gráfico dos dois tipos de transistores MOSFET: canal N e
canal P. Operação como uma chave (switch) LIGA-DESLIGA (ON-OFF).

Figura 16: Símbolo gráfico simplificado de um MOSFET, tendo sido abstraída


a polaridade do canal. Nesta representação é assumido que a polaridade do
canal é identificada pelo contexto do circuito do qual o MOSFET faz parte.

10
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 17: Circuito interno típico de uma porta NOT da família CMOS.

Figura 18: Operação de uma porta NOT da família CMOS.

11
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 19: Operação de uma porta NAND da família CMOS.

Figura 20: Operação de uma porta NOR da família CMOS.

12
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

3.1 Portas Dreno-Aberto (op en-drain)

• Quando um CI CMOS é designado como open drain isto significa que suas
portas internas vem de fábrica com o terminal de dreno de seu transistor de
saída desconectado. A conexão do transistor de saída à VCC deve ser feita
através de um resistor externo denominado resistor pull-up:

Figura 21: Porta open drain da família CMOS.

3.2 Portas Tristate

• Uma porta tristate possui um terceiro estado em sua saída além dos estados
H e L. Quando este terceiro estado é acionado, ocorre uma total desconexão
entre o pino de saída da porta e o seu circuito interno. Por este motivo, este
terceiro estado é denominado HIGH-Z (alta impedância).

• Todas as famílias lógicas possuem portas lógicas na versão tristate , além


da versão convencional.

• Portas tristate são úteis, por exemplo, quando vários periféricos, cada um
com seu endereço próprio, compartilham o mesmo barramento de dados de
um controlador que utiliza um microprocessador. O microprocessador troca
dados com um periférico X acionando o periférico X através de seu endereço.
Os demais periféricos não devem influenciar na operação, e, como
compartilham o mesmo barramento, suas portas de saída devem permanecer
em HIGH-Z enquanto o microprocessador troca dados com o periférico X.

Figura 22: Símbolo e operação de uma porta NOT tristate.

13
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 23: Circuito interno típico de uma porta NOT tristate da família CMOS.

3.3 Precauções no uso de CI s CMOS

• Todas os dispositivos CMOS são sujeitos a serem danificados por


eletricidade estática. Em função disto é recomendado que:

⇒ Todos os CIs CMOS devem envolvidos em espuma plástica condutora


para efeito de transporte. Quando removidos da espuma protetora, os
pinos do CI não devem ser tocados.
⇒ Os CIs devem ser depositados com os pinos para baixo sobre um
superfície metálica aterrada, quando removidos da espuma protetora. Não
deposite CIs CMOS sobre qualquer material plástico devido às cargas
elétricas estáticas que inevitavelmente são geradas por este material.
⇒ Todas as ferramentas, equipamentos de teste e bancadas de metal devem
ser aterradas. Quando o ambiente de trabalho é tal que o ar atmosférico é
muito seco, somente deve-se manusear os CIs CMOS com uma pulseira
presa ao pulso ou antebraço, pulseira que deve ser conectada à terra
através de um resistor de aproximadamente 100KΩ . O resistor evita
choque maior caso a pessoa toque em uma fonte de tensão e, ao mesmo
tempo, decarrega as cargas elétricas acumuladas durante o manuseio.
⇒ Os CIs devem ser inseridos em seus soquetes somente quando a tensão
de alimentação estiver desligada.
⇒ Todas os terminais de entrada que não forem utilizados devem ser
conectados à VCC ou terra. Se deixados abertos serão influenciados por
cargas elétricas estáticas na vizinhança, o que provocará o funcionamento
errático do circuito:

14
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 24: Conexão de entradas não


utilizadas em um CI da família CMOS.

4 Portas da Família TT L


Figura 25: Símbolo gráfico
O elemento básico de um transistor bipolar
de uma porta TTL é o NPN.
transistor bipolar NPN:

Figura 26: Operação de


um transitor bipolar NPN
como uma chave (switch)
LIGA-DESLIGA
(ON-OFF).

Figura 27: Circuito interno


típico de uma porta NOT da
família TTL. A maneira como
os transistores Q4 e Q3
interligam-se entre si
(encontram-se “empilhados”
como em um totem indígena)
dá a este circuito de saída o
nome de totem pole (mastro
de totem).

15
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 28: Operação de uma porta NOT da família TTL.

Figura 29: Operação de uma porta NAND da família TTL.

Figura 30: Diodos internos de um transistor bipolar NPN com múltiplos


terminais “emissor”.

⇒ Observe com o auxílio da Figura 30, que o circuito da Figura 29


implementa a tabela-verdade:

A B Y = AB
L L H
L H H
H L H
H H L

16
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

4.1 Portas Coletor-Aberto (o pen-collector)

• Quando um CI TTL é designado como open collector isto significa que suas
portas internas vem de fábrica com o terminal de coletor de seu transistor de
saída desconectado. A situação é idêntica à de uma porta open drain da
família CMOS. A conexão do transistor de saída à VCC é feita através de um
resistor pull-up:

Figura 31: Porta NOT open collector da família TTL.

Figura 32: Um losango com um traço inferior desenhado no interior do símbolo


de uma porta TTL indica que a porta é open collector .

17
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

4.2 Portas Tristate

• Conforme já vimos uma porta tristate possui um terceiro estado em sua


saída denominado HIGH-Z (alta impedância). Quando este terceiro estado é
acionado, ocorre uma total desconexão entre o pino de saída da porta e o seu
circuito interno:

Figura 33: Circuito interno típico de uma porta NOT tristate da família TTL.
Quando Enable = L , Q2→OFF e o circuito de saída opera como um totem
pole usual formado pelos transistores Q4 e Q5. Quando Enable = H ,Q2→ ON.
Nesta situação, o segundo emissor de Q1 está com um nível de tensão L ,
fazendo com que Q3→OFF e Q5→OFF. Ainda, nesta mesma situação, o diodo
D1 está diretamente polarizado, fazendo com que Q4→OFF. Estando ambos
Q4 e Q5 em estado OFF, a porta está em estado HIGH-Z.

Figura 34: Circuito equivalente quando a porta está em estado HIGH-Z.

18
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

4.3 Corrente de Entrada

Figura 35: (a) Quando a saída da porta acionadora está em estado H ela
fornece uma corrente I IH à entrada da porta conectada como carga. (b)
Quando a saída da porta acionadora está em estado L ela absorve uma
corrente I IL da entrada da porta conectada como carga. Nota: I IL é no
máximo 1.6 mA para uma porta TTL padrão, valor que é usualmente indicado
em manuais como um valor negativo porque é uma corrente que sai do
terminal de entrada da porta conectada como carga.

4.4 Operação Wired-AND

• A operação Wired-AND constitui uma forma de baixo custo de


implementarmos o AND lógico entre um grande número de variáveis, sem
necessariamente termos que utilizar um grande número de portas AND.

19
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

• A operação AND fica implícita pela ligação em paralelo da saída de portas


open collector :

Figura 36: Operação Wired-AND X = A B C D implementada com 4 portas


NOT open collector.

Figura 37: Funcionamento dos circuitos internos da operação Wired-AND


mostrada na Figura 36. (a) Quando um ou mais de um transistor de saída está
ON, a saída é L. (a) Quando todos os transistores de saída estão OFF, a saída
é H.

20
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 38: Operação Wired-AND X = ABCDEFGH implementada com 4


portas AND open collector.

Figura 39: A tentativa de implementar a operação Wired-AND com portas


padrão ao invés de portas open collector resulta em uma altíssima corrente I
de curto circuito entre portas cujas saídas estejam em estados distintos, fato
que inevitavelmente destruirá as portas.

4.5 Acionamento de Cargas Externas

• A máxima corrente de saída de uma porta TTL ocorre quando a saída está
em estado LOW (portanto está absorvendo corrente) e é I OL (max) = 16mA
para uma porta TTL padrão e I OL (max) = 8mA para uma porta LS.

• É necessário, portanto, o uso de drivers open collector ou outros dispositivos


que aumentem a capacidade de corrente quando deseja-se acionar cargas que
demandem correntes maiores:

21
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 40: (a) Acionamento de um LED e (b) de uma lâmpada piloto.

4.6 Conexão de Entradas nã o Utilizadas

Figura 41: (a) Conexão de entradas não utilizadas com a entrada em uso. Este
método implica em aumentar a corrente de carga da porta acionadora. (b)
Conexão a VCC através de um resistor de 1KΩ para entradas de portas AND
e NAND e conexão à terra para entradas de portas OR e NOR. (c) Conexão
através de uma porta não utilizada.

22
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

5 Interface entre TTL e CMOS

Figura 42: Porta acionadora TTL e carga CMOS. O resistor de 3.3KΩ


minimiza a incompatibilidade gerada por VOH (min) = 2.4 V na saída de uma porta
TTL e o VIH (min) = 3.5 V necessário na entrada de uma porta CMOS. Ver Figura
43. Para reduzir ao máximo o tempo de comutação da porta CMOS (função do
processo de carga-descarga do capacitor em sua entrada) o resistor pode ser
reduzido até 330Ω .

Figura 43: Tensões de saída TTL comparadas com as tensões de entrada


CMOS.

23
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 44: Devido a baixa capacidade de corrente de CIs CMOS, a maneira


mais segura de acionar uma ou mais portas TTL através de uma porta CMOS é
utilizar um buffer CMOS, como o 74C902 , o CD4049A (porta NOT bufferizada),
o CD4050A, etc. Um buffer é um CI que é projetado com uma capacidade de
corrente de saída maior que os CIs padrão.

6 Comparação de Perf ormance entre Famílias Lógicas

Figura 45: Comparação entre sub-famílias das famílias TTL e CMOS. A família
BiCMOS é uma família híbrida que utiliza lógica CMOS com transistores de
saída na configuração totem pole da familia TTL. A legenda para as sub-
famílias é: F-fast, LS-Low Power Schottky, ALS-Advanced Low Power Schottky,
ABT-Advanced BiCMOS, HC-High Speed CMOS, AC-Advanced CMOS,
AHC-Advanced High Speed CMOS, LV-Low Voltage, LVC- Low Voltage
CMOS, ALVC- Advanced Low Voltage CMOS.

24
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 46: Comparação entre famílias TTL e ECL.

7 Data Sheets

Figura 47: Data Sheet parcial para o TTL 75LS00.

25
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro

Figura 48: Data Sheet parcial para o CMOS 74HC00A.

26