Escolar Documentos
Profissional Documentos
Cultura Documentos
Disciplina de Digital 2
Curso de Eletrônica
1
FAMÍLIAS DE CIRCUITOS LÓGICOS
1-Introdução
Este capítulo é dedicado à análise básica das diversas famílias de circuitos lógicos digitais. Esta análise
baseia-se no estudo de estruturas internas e características elétricas das mesmas.
Os Circuitos Integrados podem ser classificados conforme vários critérios. Abaixo são apresentadas duas
classificações. Na disciplina de Eletrônica Digital II serão empregados C.I.’s do tipo SSI e MSI (no que se refere à
integração) e TTL e CMOS (no que se refere à tecnologia/arquitetura interna).
Ainda, estudaremos aqui tecnologias sobre substrato de Silício. Outros tipos de substratos vêm sendo
desenvolvidos, apresentando algumas vantagens sobre o Si, embora não sejam ainda comercialmente vantajosos.
Todas estes tipos de construção de circuitos integrados serão analisados posteriormente. Antes disso, porém,
serão analisados os parâmetros elétricos (nomenclatura e significado) dessas estruturas.
Terminologia I → intensity of current; V → voltage (tensão); t → time (tempo); Índices: I → input (entrada); O →
output (saída); H → high (1); L → low (0); a → delay (atraso); p → propagation (propagação); c → commutation
(comutação)
2
V
V H máx
Nível 1
V
H mín
Nível Indeterminado
V
L máx
Nível 0
V
L mín
t
LÓGICA POSITIVA
n ta : tempo de atraso de propagação (tempo que uma saída lógica leva para “responder” a uma informação
inserida na entrada;
n tc : tempo de comutação ou de chaveamento - é o tempo de transição entre níveis de tensões de uma unidade
lógica. Pode-se ainda classificar a comutação em ts, tempo de subida, o tempo que o dispositivo leva para ir
do nível zero para o nível 1 e td, tempo de descida, tempo que leva para comutar de um estado lógico 1 para
o estado 0.
t
d
t
s
t
ta
Outras 2 características importantes para trabalharmos com circuitos lógicos são a imunidade ao ruído e a
capacidade de fornecer/drenar corrente (drive currents). O primeiro refere-se à capacidade de um circuito funcionar
adequadamente mesmo na presença de um determinado nível de ruído e o segundo à capacidade de um circuito
fornecer/drenar corrente para/de os circuitos a ele conectados de forma a manter um funcionamento adequado.
1.1.4 Imunidade à Ruído: Capacidade de manter o funcionamento adequadamente mesmo na presença de ruídos em
suas entradas e saídas. Se até um determinado nível de ruído Vn, a lógica do circuito não for comprometida, diz-se que
o circuito é imune a ruídos de até um nível de Vn volts. Na figura abaixo, a parte hachurada do ruído compromete o
funcionamento da porta.
V V
V V
OH máx IH máx
Nível 1 Nível 1
V OH mín
V IH mín
V OL máx
Nível 0 Nível 0
V V
OL mín IL mín
t t
3
Para a determinação da imunidade ao ruído, deve-se considerar o pior caso, ou seja, o menor valor entre
(VOHmín - VIH mín ) e (VIL máx - VOLmáx).
O estudo das correntes de entrada e saída de um dispositivo lógico é importante no sentido de que se pode
determinar com certeza a máxima carga que cada porta pode suportar sem que entre em desfunção, bem como tomar
providências para que as entradas funcionem nominalmente. Quando falamos de correntes de entradas de uma porta,
estamos falando de FAN IN, enquanto que as correntes de saída estão relacionadas ao termo FAN OUT.
&
1,5uA
entradas (quando falarmos das correntes de saídas, veremos que estas
são fornecidas com seus valores máximos). Na figura abaixo, ilustra -se
1,3mA este conceito.
I IL
Vcc Vcc
D1
R A F R
D1
B A
A F
D2
B R
D2 Porta E Porta OU
Porta Inversora
4
1.4-Família DTL (Diode Transistor Logic)
A família DTL (Lógica de diodos e transistores) é uma extensão da lógica com diodos, permitindo formar além
dos blocos E ou OU, os blocos NE e NOU.
O circuito básico da porta NE DTL é visto na figura:
Vcc Vcc
R R
D1 D3 Z &
Vx
A T1
Vd3 Vbe
B
D2
Se uma das entradas estiver em nível zero (0V), o seu diodo correspondente estará conduzindo, o que é
condição suficiente para que o transistor esteja cortado (Vx=VD1=VD2<(VD3+VBE). A única possibilidade do transistor
entrar em regime de saturação (saída igual a ZERO) é quando A=B=1.
Principais características: bloco lógico básico é a porta NE, tempo de atraso da ordem de 30ns, fan-out ≈ 8,
potência/bloco ≈ 10mw, imunidade ao ruído da ordem de 1,4V. Isso é facilmente compreendido, pois o início de
condução do transistor T1 acontece quando VBE + VD3 for menor que Vx, i.e., 1,4V.
5
Características gerais: Fan-out igual a 5, potência dissipada por bloco da ordem de 10mW,devido à introdução
dos resistores de base, tem-se maior imunidade ao ruído que na família DCTL e tempo de atraso típico da ordem de
12ns. A maior imunidade ao ruído é devido ao fato de o ruído, para polarizar a junção base-emissor do transistor, deve
perder energia sobre o resistor de 450 ohms. A tensão associada a esta perda é justamente o incremento de imunidade a
ruídos que esta família tem em relação ao circuito correspondente sem resistor.
Vcc
A família HTL (Lógica de alto Limiar) apresenta alta imunidade ao ruído (emprego em equipamentos
industriais).
Vcc Vcc
Esta imunidade é devido ao fato de que qualquer ruído precisa ter energia
suficiente para polarizar o diodo zener e a junção base-emissor do transistor
R R
D1
antes de causar altera’zão no estado da porta.
Funcionamento análogo ao da família DTL, com uma tensão para o
A diodo D3 maior, ou seja, uma tensão de zener maior que a tenção de junção
Zener Vd3 daquela..
B Fan-out típico igual a 10, Consumo aproximado de 60 mW/bloco.
D2 Apresenta o maior tempo de atraso entre as famílias de tecnologia bipolar.
A família TTL (Logica de Transistores Bipolares) é derivada da família DTL (vide comparação na figura),
diferenciando-se no uso de Transistores Multiemissores, o que resulta em uma série de vantagens ,tais como:
eliminação da rede de diodos e resistores de entrada, maior velocidade de comutação e ainda, maior facilidade de
construção em escala integrada, tornando-se menor o custo por unidade.
Vcc
Vcc Vcc
Vcc
Icbo
R
R R
D1 R
cortado
A A
B
B
D2 DTL TTL
saturado
6
O transistor multiemissor funciona exatamente do mesmo modo que os bipolares comuns. Para a polarização
de uma junção base-emissor, precisa-se de um Vbe=0,6V e uma vez polarizada esta junção, existirá uma corrente de
coletor que passará pelo(s) emissor(es) polarizado(s). Nesta condição, a corrente de coletor do transistor de entrada
“tenta” drenar corrente da base do transistor de saída, cortando-o. Com o transistor de saída cortado, a saída permanece
em nível lógico um. Quando, no exemplo acima, as duas junções base-emissor estiverem não polarizadas, existirá uma
corrente de fuga, a ICBO , corrente base-coletor com emissor em aberto, que será suficiente para polarizar o transistor da
saída, levando a mesma para o nível zero.
1.9.1 Entrada em aberto: Quando deixamos uma entrada em aberto, teremos a respectiva junção base-emissor não
polarizada. Isto tem o mesmo efeito de se colocar o nível um lógico na entrada. Por isso, diz-se que uma entrada em
aberto é uma entrada em um. Na prática, onde problemas de acoplamento de ruído de HF são bem conhecidos, sempre
devemos garantir o nív el 1 ligando-o fisicamente a Vcc, i.e., não devemos confiar no expediente de deixar entradas em
aberto, geralmente aparecerão problemas.
Para se aumentar o número de entradas do bloco NE, basta aumentar o número de emissores do transistor
multiemissor de entrada.
Geralmente, observaremos nos CI’s com tecnologia TTL um código semelhante ao mostrado abaixo:
ZZ 74 AC KK XXX NT
onde
ZZ é geralmente o código do fabricante (ex. SN da Texas Inst.). Os números 74 e 54 dizem respeito à Faixa de
Temperatura de funcionamento. O código 74, conhecido por versão comercial tem características de temperatura para
Bipolar na faixa [0..70°C] e na versão com compatibilidade CMOS na faixa [-40..85°C]. O código 54, conhecido por
versão Militar te a faixa de utilização de [-55..125°C]. As letras que aparecem após o 74/54 especificam a sub-família:
nenhum código ou N para TTL Standard (TTL padrão ou normal), L para Low Power , LS para Low Power Schottky
(Baixa Potência com Junções Schottky), S para Schottky (Junções Schottky), ALS para Advanced Low Power Schottky
(Baixa Potência/Junções Schottky-avançada), AS para Advanced Schottky (Junções Schottky -versão avançada), F para
FASTTM (FAST (marca registrada)), e C para compatibilidade com CMOS. KK s números identificadores especiais
relacionados com o número de bits de barramento de CI’s de interface. Os números XXX especificam a função do
CI(ex. 00 tem quatro portas NE de duas entradas). NT identifica o tipo de encapsulamento. ex. N=300mil DIP Dual in
Pine; NT é 300 mil DIP para 24/28 pinos; D=150 mil SO; DW 300 mil SO 20/24/28 pinos; DL 300 mil SSOP (Shrink
Small Outline Package) 48/56 pinos 300 mil cerâmico DIL.
1.9.2.2 Alimentação: A versão Comercial (74xx) tem tolerância de 5% na alimentação [de 4,75 a 5,25V] e faixa de
temperatura de trabalho entre 0° a 75°C e a versão militar Militar (série 54xx) uma tolerância de 10% com faixa de
temperatura de trabalho entre − 55°C a 125°C.
7
1.9.3 Saídas Padrão:
Vcc
Vcc
R
R
Pull-up Resistor
Open Collector
Totem Pole
Deve ser ligado um resistor de pull-up externamente quando da utilização do bloco. Essa configuração permite
o controle externo da corrente de coletor, proporcionando inclusive o aumento do fan-out. Além disso, permite a ligação
conjunta de várias saídas através de um único resistor de coletor, formando uma ligação denominada E por conexão ou
por fio.
Na figura de [Porta NAND TTL padrão] a saída apresenta 3 estados de saída: o estado 0 (Q4 saturado e Q3 cortado),
o estado 1 (Q4 cortado e Q3 saturado) e um terceiro estado de alta impedância (Q4 e Q3 cortados), conhecido como
terceiro estado. Diz-se que esta saída é do tipo tri-state (3S).
Se aplicarmos um nível zero (0V) na entrada E (enable, entrada de abilitação), Q5 será cortado e o circuito
funcionará normalmente como uma porta NE. Se aplicarmos nível 1(Vcc), o transistor Q5 saturará e o potencial no
ponto X cairá para um valor baixo, levando Q3 e Q4 para a situação de corte. O terminal de saída S, neste caso, estara
praticamente desconectado do circuito e ocasionará o estado de alta impedância.
Na prática, as aplicações das saídas tri-state são muitas, principalmente em sistemas com micro-processadores,
onde vários circuitos integrados compartilham um mesmo conjunto de, formando o que se denomina barramento de
dados (Data Bus). Nesta situação, enquanto um dispositivo utiliza os dados do barramento, todos os outros
dispositivos ligados ao mesmo barramento permanecem em estado de alta impedância. É como funciona a memória de
um computador.
8
1.9.8 Versões dos Circuitos TTL
Q4
R4=1k
Além dos blocos comuns (Standard), a família TTL possui outras versões de circuitos com a finalidade de
atender a solicitações de ordem prática, nos parâmetros relativos a velocidade e consumo.
A seguir, mostramos um quadro comparativo com essas versões e respectivas identificações:
A versão Schottky utiliza em seus circuitos junções Schottky, onde se provoca o aparecimento de uma região
de depleção na junção entre um metal e um semicondutor. Esse elemento apresenta um tempo de comutação
extremamente baixo e consequentemente uma alta velocidade de trabalho.
A seguir, apresenta-se os circuitos internos das diversas sub-famílias TTL.
Q3 Q3
A A
Q1 Q2 Q2
D Q1
B D
B
Q4 Q4
R4=1k R4=12k
74LXX
74XX
9
Vcc
Vcc Vcc Vcc
Vcc Vcc
R3=50
R1=2k8 R2=900 R3=50
R1=2k8 R2=760
Q3'
A Q3'
Q1 Q2 Q3''
B A Q2 Q3''
Q1
B
Q4
R4'=500 250 Q4
R4'=470
4k
74SXX 74HXX
Exercícios:
1) Explique o fato de VOL sem carga ser maior que VOL com carga (usar a carga padrão para a família. Uma carga
padrão para uma família é uma entrada típica da mesma família).
2) Dada a tabela, determine: a) o Fan-out de cada sub familia; b) quantas entradas S a familia LS consegue excitar com
garantia? c) quantas entradas LS a familia S consegue excitar com garantia?; d) quantas entradas LS a familia Standard
(N) consegue excitar com garantia? e) quantas entradas L a familia H consegue excitar com garantia? e f) quantas
entradas H a fa milia L consegue excitar com garantia?
Vcc
A família MOS (Lógica de transistores MOS-FET) são circuitos formados a partir de transistores MOSFETs,
transistores de efeito de campo, construídos a partir da tecnologia MOS (semicondutor de óxido metálico). Ilustra -se
abaixo estes transistores.
1.11.1 MOSFET
A tecnologia MOS apresenta como característica uma maior densidade de integração que os bipolares, de
forma a conseguirmos um grande número de componentes dentro de um mesmo encapsulamento. Graças a esta
característica, têm grande aplicação em circuitos de memórias de grande capacidade e microprocessadores. Como
vantagens desta família temos o baixo custo de fabricação; menor consumo (não utiliza resistores na fabricação de
C.I.'s. Os transistores fazem o papel de resistores); menor espaço ocupado (ótimo para C.I.'s com alta escala de
integração como memórias e microprocessadores). A principal desvantagem desta família é sua menor velocidade de
operação.
+5V
D +5V
+5V D
Q1
n Q1
D G n
G
Q1 S
n Vo S
G Vo
D
D
S Q2
Vo n Q2
n
A G
S A G S
D
D D
Q2 Q3 Q3
n
G n n
Vin B G B G
S S S
Vout somente será igual (aproximadamente) 0V se pelo menos um dos transistores de comutação (Q2 "ou" Q3)
estiverem conduzindo, condição que só ocorre se A ou B for igual a +5 V. Portanto é uma função do tipo NOR.
-Vdd A figura acima representa uma porta com lógica negativa. Para
D fins de ilustração, desenhou-se o circuito adotando uma outra simbologia,
frequentementre encontrada na bibliografia tradicional. Neste circuito,
quando pelo menos uma das entradas estiver com 0V, ou seja, nível zero,
Q1 A B Z1 Z2
n teremos o respectivo MOSFET cortado, impondo assim uma tensão de
Z 0 0 0 1
0 -Vdd -Vdd 0
saída igual a − VDD, pois Q1 está sempre conduzindo. Quando ambas as
-Vdd 0 -Vdd 0 entradas estiverem em −VDD (nível 1 na lógica negativa), teremos tanto Q1
A
Q2 -Vdd -Vdd -Vdd 0 como Q2 conduzindo, logo o potencial da saída será zero.
n
Notamos que a impedância de entrada desse circuito é elevada,
pois a entrada é feita através dos gates dos MOSFETs .Transpondo es ses
B valores para uma tabela verdade (mostrada na figura anterior), concluímos
Q3 que o circuito funciona como uma porta NE com lógica negativa.
A última família abordada aqui é a família CMOS. Nesta família CMOS (MOS com simetria complementar)
sempre haverá um transistor pMOS trabalhando com um outro nMOS em simetria complementarTem seus circuitos
construídos basicamente de pares de MOS canal n e MOS canal p. Suas configurações básicas permitem, como na
família MOS, uma grande escala de integração, com os blocos formados a partir dessa técnica, consumindo a mais
12
baixa potência de todas as famílias estudadas, sendo esta esta uma de suas mais importantes características. Outra
característica importante é o seu grande Fan-out por se trata r de circuitos de alta impedância de entrada .
Quanto à alimentação,essa família permite uma larga faixa de tensões que garante um bom funcionamento:
desde 3V até 15V (série 40XX) ou de 3V até 18V (série 40XXB). Sua fabricação é mais simples que a da família TTL.
Tem uma menor densidade de integração e são circuitos mais complexos se comparada à tecnologia nMOS (**). É
também mais rápida que a tecnologia pMOS.
Quanto as características de tensão das entradas e saídas, a familia CMOS tem um comportament o tal qual
ilustrado na figura abaixo:
V V
Vdd Vdd
Nível 1
Nível 1
Vdd-0,5V
70%Vdd
30%Vdd
0,5V
Nível 0
0V Nível 0 0V
t t
Níveis de Saída Níveis de Entrada
Vejamos agora,o funcionamento dos blocos lógicos principais dessa família que são as portas NOU e as
portas NE.
+Vdd
S Nesta porta, Um Vin de zero volts faz com que Q2 corte e Q1 conduza e a
G saída terá Vdd-Vds (nível lógico 1). Se na entrado tivermos Vdd, Q2 satura e Q1 corta e
p a saída terá Vds (nível lógico zero). O circuito funciona então como um circuito
Q1 inversor.
Vin D Vo
n
G Q2
S
+Vdd
S Quando ambas as entradas estiverem em zero, os MOS canal p M1 e M2, estarão
G conduzindo e os MOS canal n, M3 e M4, estarão cortados; isso fará com que a tensão de
p M1
saída assuma um valor igual a +VDD. Quando pelo menos uma das entradas (A ou B)
D estiver em +VDD (nível 1), teremos o MOS canal n correspondente, M3 ou M4
S conduzindo, fazendo com que na saída tenhamos uma tensão igual a zero. Deste modo,
G
p temos um circuito onde a resposta é zero quando uma ou mais entradas têm nível lógico
M2
um. O circuito é portanto uma porta NOU.
D
Z
D
M3
n
A G
D
S
n M4
B G
S
13
1.12.3 Porta NE (NAND) CMOS
Quando pelo menos uma das entradas estiver em zero (A ou B), o respectivo
M2 +Vdd
S S MOS canal n, M3 ou M4, estará cortado e o respectivo MOS canal p, M1 ou M2,
G G estará conduzindo, logo teremos na saída uma tensão igual a +VDD ( nível 1).
p p M1 Quando ambas as entradas estiverem em +VDD, tanto M3 como M4 estarão
conduzindo e M1 e M2 estarão cortados, logo, teremos na saída uma tensão igual a
D D
Z zero. Um circuito cuja resposta é zero para ambas as entradas em 1 e zero para os
D
outros casos é um circuito NE. Transpondo essas situações para uma tabela
n M3 verdade,temos:
A G S
D A B S
0V 0V +VDD
M4
n 0V +VDD +VDD
B G
+VDD 0V +VDD
S
+VDD +VDD 0V
Como sabemos, tanto a partir de portas NOU como a partir de portas NE, podemos esquematizar qualquer
outro bloco. A isto chamamos de suficiência das portas NOU e NE, pois com qualquer uma delas, é possível construir
qualquer dispositivo digital.
TTL CMOS
14
As várias séries ou sub-famílias CMOS estão ilustradas na tabela abaixo, onde se vê suas principais
características:
BiCMOS combina as vantagens das tecnologias Bipolar (Alta velocidade) e CMOS (Baixo Consumo). Esta
tecnologia de alta performance tem uma maior facilidade de projeto (projeta-se de modo análogo aos de baixa
performance), uma vez que a minimização dos problemas de ruído intrínseco, ruídos de chaveamento e consumo em
altas frequências, juntamente com outras características desta tecnologia híbrida, reduz os esforços de projeto.
Algumas dos vantagens desta tecnologia são: alta velocidade; consumo reduzido tanto em operação dinâmica
quanto estática; Saídas bipolares que proveem 48-64 mA, necessárias para aplicações avançadas em barramentos;
Ruído de chaveamento menor; saída puramente bipolar com requisitos de corrente e ruídos de acordo com as
necessidades atuais; Os estágios de entrada e funcional utilizam principalmente tecnologia CMOS.
O BiCMOS avançado (ABT) tem sua performance melhorada e ainda pode ser integrado a uma escala pouco
menor que a metade da escala da BiCMOS normal.
O gráfico seguinte representa as tendências de migração das famílias, bem como o volume de fabricação atual,
seu status tecnológico e suas tecnologias básicas:
Volume
AS/ALS
FAST HC/HCT
74C
FACT
CD4K BiCMOS
ECL 300
CMOS
FACT QS
Bipolar
VHC/VHCT
LS ECL
FASTr
S
ABT
LVT
LCX
Tempo
15
1.15 Aplicações básicas para as diversas famílias.
16
Família Limiares Ruido 2 -- --- -- delay Alim. Ii Iomax Icc Veloc.3
Sub-F. VIL/VIH VOLP VOLV TS TD TAP VCC ±10% IIL/IIH IOL/IOH µA Mhz
BiCMOS BIPOLAR -COMPLEMENTARY M ETAL OXIDE SEMICONDUCTOR
ABT 1,1/1,9 0,6 -1,0 1,6 1,4 6,0 5 -5/5 64/ -32 30000 277,8
LVT 1,4/1,7 0,3 -0,2 -- -- -- 3,3 -10/10 64/ -32 12000 243,9
CMOS COMPLEMENTARY M ETAL OXIDE SEMICONDUCTOR
LCX 1,3/1,8 0,7 -0,7 2,9 2,4 8,0 3,3 -5/5 24/ -24 10 153,8
LVX -- -- -- 4,8 3,7 12,3 3,3 -1/1 4/-4 40 83,3
LVQ 1,6/1,7 0,3 -0,3 3,5 3,2 -- 3,3 -1/1 12/ -12 50 105,3
AC 2,2/3,0 1,6 -1,5 1,7 1,5 -- 3,3/5,0 -1/1 24/ -24 80 133,3
ACQ 2,3/2,9 0,9 -0,6 2,4 2,4 -- 3,3/5,0 -1/1 24/ -24 80 105,3
ACT 0,45/2,1 1,6 -1,6 1,7 1,5 10,5 5,0 -1/1 24/ -24 80 100
ACTQ 1,2/2,0 0,9 -0,5 2,5 2,4 10,0 5,0 -1/1 24/ -24 80 143
VHC 2,1/2,8 0,7 -0,5 4,1 3,2 10,5 3,3/5,0 -1/1 8/-8 40 117,6
VHCT -- -- -- -- -- -- 5,0 -1/1 8/-8 40 80
HC 2,3/2,4 0,5 -0,3 3,6 4,1 38,0 2/4,5/6 -1/1 6/-6 80 40
HCT 1,3/1,4 0,5 -0,3 4,6 3,9 38,0 5,0 -1/1 6/-6 80 40
74C -- -- -- -- -- -- 3,0-15 -1/1 12/ -14 300 14,3
CD4K -- -- -- -- -- -- 3,0-15 10pA 8/-1,25 3 25
BIPOLAR TECNOLOGIA BIPOLAR
FASTr 0,6/2,2 0,8 -0,8 2,3 1,1 6,6 5 -150/5 64/ -15 75 256,4
FAST 0,9/1,8 0,6 -0,3 2,1 1,8 8,0 5 -1600/5 64/ -15 90 153,8
AS 0,5/1,9 0,8 -1,4 2,1 1,5 9,0 5 -1m/20 64/ -15 90 161,3
ALS 0,8/1,6 0,2 -0,5 2,3 2,3 20,0 5 -100/20 24/ -15 27 100
LS -- -- -- -- -- -- 5 -200/20 24/ -15 54 55,6
S -- -- -- -- -- -- 5 -400/50 64/ -15 120 111,1
N (TTL) -- -- -- -- -- -- 5 -1,6m/40 40/ -0,25 41 33,3
ECL EMITHER COUPLED LOGIC
Série 300-- -- -- -- -- -- -5,7/-4,2 0,5/240 -1,8V/50Ω -65m 645
2.-Ruido causado pelo chaveamento de outras saídas numa saída em repouso. VOLP é o valor em volts do pico máximo acima do
valor em tensão da saída em repouso. VOLV é o valor correspondente abaixo.
IIL/IIH em microamperes
IOL/IOH em mA
Icc em mA
T S - Tempo de subida (rise time) em ns.
T D - Tempo de descida (Fall time) em ns.
TAP - Tempo de Atraso de Propagação,em ns.
3.-Velocidade máxima para máxima tensão de alimentação especificada.
17
Circuitos Integrados e Famílias Lógicas
Introdução
O desenvolvimento da tecnologia dos circuitos integrados, possibilitando a colocação num
único invólucro de diversos componentes já interligados, veio permitir um desenvolvimento muito
rápido da Eletrônica Digital e conseqüentemente do projeto de sistemas digitais. Foi criada então uma
série de circuitos integrados que continham numa única pastilha as funções lógicas digitais mais
usadas e de tal maneira projetadas que todas eram compatíveis entre si. Estas séries de circuitos
integrados formaram então as Famílias Lógicas, a partir das quais os projetistas tiveram facilidade em
encontrar todos os blocos para montar seus sistemas digitais.
Em virtude da massificação do uso de CIs, torna-se necessário conhecer as características
gerais desses circuitos e de algumas das famílias lógicas mais populares. Uma vez entendidas tais
características, estaremos muito mais bem preparados para trabalhar no projeto de circuitos digitais.
ALTO BAIXO
VIH (mínimo) – Tensão de Entrada Correspondente ao Nível Lógico Alto. É o nível de tensão
necessário a representar o nível lógico 1 na entrada de um circuito digital. Qualquer tensão abaixo
deste nível não será considerada nível lógico ALTO por um circuito digital.
VIL (máximo) - Tensão de Entrada Correspondente ao Nível Lógico Baixo. É o nível de tensão
necessário a representar o nível lógico 0 na entrada de um circuito digital. Qualquer tensão acima
deste nível não será considerada nível lógico BAIXO por um circuito digital.
VOH (mínimo) - Tensão de Saída Correspondente ao Nível Lógico Alto. É o nível de tensão
necessário a representar o nível lógico 1 na saída de um circuito digital. Tal parâmetro normalmente é
especificado por seu valor mínimo.
1
VOL (máximo) - Tensão de Saída Correspondente ao Nível Lógico Baixo. É o nível de tensão
necessário a representar o nível lógico 0 na saída de um circuito digital. Tal parâmetro normalmente é
especificado por seu valor máximo.
IIH (mínimo) – Corrente de Entrada Correspondente ao Nível Lógico Alto. Valor da corrente que
circula na entrada de um circuito digital, quando um nível lógico alto é aplicado em tal entrada.
IIL (máximo) – Corrente de Entrada Correspondente ao Nível Lógico Baixo. Valor da corrente que
circula na entrada de um circuito digital, quando um nível lógico baixo é aplicado em tal entrada.
IOH (mínimo) – Corrente de Saída Correspondente ao Nível Lógico Alto. Valor da corrente que
circula na saída de um circuito digital, quando um nível lógico alto é gerado em tal circuito,
respeitadas as limitações para carregamento da saída.
IOL (máximo) – Corrente de Saída Correspondente ao Nível Lógico Baixo. Valor da corrente que
circula na saída de um circuito digital, quando um nível lógico baixo é gerado em tal circuito,
respeitadas as limitações para carregamento da saída.
Fan-Out: Em geral, a saída de um circuito lógico é projetada para alimentar várias entradas de outros
circuitos lógicos. O fan-out , também chamado fator de carga, é definido como o número máximo de
entradas de circuitos lógicos que uma saída pode alimentar de maneira confiável. Se tal número não
for respeitado, os níveis de tensão na saída do circuito poderão não respeitar as especificações.
Exemplo: Uma porta lógica com fan-out de 10 pode alimentar até 10 entradas lógicas padrão.
I ( máx) I (máx)
fan - out (BAIXO) = OL ; fan - out (ALTO) = OH
I IL (máx) I IH (máx)
Se o fan-out para o nível BAIXO for diferente do fan-out para o nível ALTO, como ocorre em
alguns casos, devemos escolher o menor dos dois.
Obs.: O Fan-In indica a quantidade máxima de saídas que podemos ligar a uma entrada.
Retardo de Propagação: Um sinal lógico sempre sofre retardo em sua passagem através de um
circuito. Os dois tempos correspondentes aos retardos de propagação são definidos como:
tPLH: tempo de retardo correspondente à passagem do nível lógico 0 para o nível lógico 1 (BAIXO para
ALTO).
tPHL: tempo de retardo correspondente à passagem do nível lógico 1 para o nível lógico 0 (ALTO para
BAIXO).
A figura a seguir ilustra tais retardos de propagação para um circuito NOT. Observe que tPHL é
o tempo necessário para que a saída do NOT passe do nível ALTO para o nível BAIXO, em resposta
a uma entrada ALTO. Ele é medido a partir da metade dos pontos de transição dos sinais de entrada
e de saída. O parâmetro tPHL corresponde ao tempo que a saída leva para responder a uma entrada
no nível BAIXO.
2
Em geral tPLH e tPHL possuem valores diferentes, variando também em função das condições
de carregamento a que o circuito está submetido. Tais valores são usados para compararem as
velocidades de operação dos circuitos lógicos.
Exemplo: Um circuito com retardo de propagação em torno de 10ns é mais rápido do que um circuito
com retardo da ordem de 20 ns.
Exigências para alimentação: Cada CI precisa de uma determinada quantidade de potência elétrica
para operar. Tal potência é suprimida por uma ou mais fontes de tensão, conectadas aos pinos de
alimentação do chip. Normalmente, só é necessário operar um único pino para alimentação do chip,
denominado VCC para a família TTL e VDD para os dispositivos MOS (descritos posteriormente).
A quantidade de potência que um CI precisa para funcionar é determinada pela corrente ICC
que ele puxa da fonte que fornece VCC , sendo seu valor numérico obtido pelo produto ICC × VCC . Para
muitos CIs, o consumo de corrente vai variar, dependendo dos níveis lógicos dos circuitos dos chips.
Exemplo: Considere um chip NAND, em que todas as saídas estão no nível lógico ALTO. Neste caso,
a corrente que sai da fonte VCC é chamada de ICCH. Considere o mesmo chip NAND, com todas as
suas saídas no nível lógico BAIXO. Neste caso, a corrente que sai da fonte VCC é denominada ICCL .
Em geral, ICCH e ICCL têm valores diferentes, sendo o valor médio de tais correntes
I + I CCL
I cc (média) = CCH
2
utilizado para calcular a potência média consumida pelo circuito integrado
Exemplo: Suponha uma determinada família de circuitos integrados que tenha um retardo médio de
propagação de 10 ns, e uma potência dissipada média de 5mW. O produto velocidade-potência é
50pJ.
Fica claro que, quanto mais baixo for o valor deste produto, melhor será o desempenho global
da família em questão.
3
Imunidade ao Ruído: Picos de corrente elétrica e campos magnéticos podem induzir tensões nas
conexões existentes entre os circuitos lógicos. Tais sinais, indesejados e espúrios, são denominados
ruído. A imunidade ao ruído de um circuito lógico refere-se à capacidade deste circuito tolerar tensões
geradas por ruído em suas entradas, sem alterar o seu funcionamento. A quantidade medida de
imunidade ao ruído é denominada margem de ruído.
Obs.: Estritamente falando, as margens de ruído definidas são chamadas de margens de ruído dc.
Tal termo pode parecer não apropriado quando se trata de definir ruído, que geralmente é um sinal
ac. Ocorre que, nos circuitos integrados atuais, em que a velocidade de operação é extremamente
alta, um pulso de 1µs de duração é considerado longo e pode ser tratado como um pulso dc, levando-
se em conta que o circuito responderá normalmente a tal pulso.
Encapsulamento de CIs:
Encapsulamentos mais comuns para CIs: (a) DIP (dual-in-line package) de 24 pinos; (b)
envoltório de cerâmica flexível de 14 pinos; (c) envoltório montado sobre a superfície (surface-mount).
4
• Outros Termos Utilizados em Circuitos Integrados
Buffer/Driver: Circuito projetado para fornecer uma corrente de saída alta e/ou tensão também alta
se comparadas aos parâmetros normalmente associados aos circuitos lógicos comuns.
CIs bipolares: Circuitos Digitais integrados nos quais transistores PNP ou NPN são os principais
formadores do circuito.
CIs Unipolares: Circuitos Integrados digitais nos quais um transistor unipolar por efeito de campo
(MOSFET) é o principal elemento para a construção dos circuitos.
Dispositivo Lógico Programável (PLD): Circuito integrado que contém um grande número de
funções lógicas interconectadas. O usuário pode programar o CI para uma função específica, abrindo
as conexões apropriadas.
Driver: Termo técnico adicionado a algumas descrições de CIs, para indicar que as saídas do CI
podem operar a altas correntes e/ou altas tensões, se comparado com os CIs comuns.
Lógica absorvedora de corrente: Família lógica na qual a saída de um circuito lógico drena corrente
da entrada de um outro circuito lógico.
Lógica acoplada pelo emissor (ECL): Também conhecida como lógica em modo de corrente.
Lógica fornecedora de corrente: Família lógica na qual a saída de um circuito lógico fornece
corrente para a entrada de um outro circuito lógico.
Saída a coletor aberto: Tipo de estrutura de saída de alguns circuitos TTL (Transistor-Transistor
Logic), no qual só é usado um transistor com seu coletor em flutuação.
Saída de três estados (tristate): Tipo de estrutura que permite que uma saída seja colocada em um
dos três estados: ALTO, BAIXO ou ALTA IMPEDÂNCIA.
Saída totem-pole: Termo usado para descrever a forma na qual dois transistores bipolares são
ligados na saída de alguns circuitos TTL.
Resistor de pull-up: Assegura em uma entrada (que pode ser compartilhada) de uma porta lógica o
nível lógico 1.
Resistor de pull-down: Assegura em uma entrada (que pode ser compartilhada) de uma porta
lógica o nível lógico 0.
Transientes de corrente: Picos de corrente gerados pela saída totem-pole de um circuito TTL.
Causados quando ambos os transistores conduzem simultaneamente.
“Unasserted” : Termo usado para descrever o estado de um sinal lógico, sinônimo de inativo.
5
Famílias Lógicas de Circuitos Integrados
Observa-se, na figura, que existe uma faixa de tensão entre 0,8V e 2V na qual o componente
TTL não reconhece os níveis lógicos 0 e 1, devendo, portanto, ser evitada em projetos de circuitos
digitais.
A figura a seguir mostra as faixas de tensão correspondentes aos níveis lógicos de saída de
um circuito integrado da família TTL.
A figura a seguir apresenta um exemplo de um circuito elétrico (porta lógica que implementa a
função AND), utilizando a tecnologia TTL.
6
Observação: Quando não desejamos utilizar uma determinada entrada de um circuito TTL, podemos
proceder de uma das formas apresentadas no exemplo da figura a seguir.
Na figura (a) a entrada está desconectada (em flutuação), que age exatamente como se o
nível lógico 1 estivesse aplicado a ela. Isto significa que, em qualquer CI TTL, todas as entradas
serão 1 se não estiverem conectadas a nenhuma fonte de sinal lógico ao à terra. Quando uma
entrada estiver aberta, diz-se que a mesma está em “flutuação”. Quando não desejamos utilizar uma
entrada essa não é a melhor opção, pois as entradas desconectadas agirão como uma antena,
captando sinais espúrios que podem fazer com que o circuito opere indevidamente. Uma técnica mais
adequada é apresenta na figura (b), em que tal entrada é conectada a uma tensão de +5V, através de
um resistor de 1KΩ, forçando o nível lógico 1 nessa entrada. O resistor serve apenas para proteger a
entrada, em caso de correntes elevadas serem geradas, em função de picos de tensão na fonte de
energia.
Uma terceira técnica é mostrada na figura (c), em que a entrada não usada é conectada a
uma das entradas utilizadas. Isto é aceitável, caso o circuito que estiver alimentando a entrada B não
venha a ter seu fan-out excedido com a conexão da entrada não utilizada.
A família TTL foi originalmente desenvolvida pela TEXAS Instruments, mas hoje, muitos
fabricantes de semicondutores produzem seus componentes.
7
Esta família é principalmente reconhecida pelo fato de ter duas séries que começam pelos
números 54 para os componentes de uso militar e 74 para os componentes de uso comercial.
Os CIs da série TTL 74-padrão oferecem uma combinação de velocidade e potências
consumidas adequadas a um grande número de aplicações. Entre os CIs desta série, podemos
encontrar uma ampla variedade de portas lógicas, flip-flops, construídos segundo a tecnologia SSI,
além de registradores de deslocamento, contadores, decodificadores, memórias e circuitos
aritméticos, construídos com a tecnologia MSI.
Várias outras séries TTL foram desenvolvidas depois do aparecimento da série 74-padrão.
Estas outras séries fornecem uma ampla variedade de escolha dos parâmetros de velocidade e
potência consumida. Dentre essas séries destacam-se:
TTL 74L de Baixa Potência: adequada para o uso em aplicações nas quais a dissipação de potência
é um problema mais crítico do que a velocidade de operação. Exemplo de aplicação: Circuitos que
operam a baixas freqüências, alimentados por baterias, como as calculadoras eletrônicas. Esta série
8
tornou-se obsoleta com o desenvolvimento das séries 74LS, 74ALS e CMOS, que oferecem chips
com baixo consumo de potência, operando a velocidades bem mais altas que as dos dispositivos
74L. Por isso a série 74L não é recomendada para ser usada no projeto de novos circuitos.
TTL 74H de Alta Velocidade: apresenta um aumento da velocidade em relação a série 74L, porém
esse aumento é conseguido à custa do aumento da potência consumida pelos dispositivos da série. A
série 74H também ficou obsoleta com o desenvolvimento da série TTL Schottky.
TTL 74S Schottky: reduz o retardo de armazenamento, com o uso do diodo Schottky. Opera com o
dobro da velocidade da 74H, consumindo mais ou menos a mesma potência.
TTL 74LS Schottky de Baixa Potência (LS-TTL): é uma versão da 74S, que apresenta CIs com
consumo de potência mais baixo e com velocidade também mais baixa. Tais características
colocaram a série 74LS como a “principal” série de toda a família TTL, sendo atualmente usada em
todos os novos projetos em que a velocidade é um fator preponderante. Esta posição de liderança
tende a ser perdida pouco a pouco pela nova série 74ALS.
TTL 74AS Schottky Avançada (AS-TTL): é a série TTL mais rápida, e com o produto velocidade-
potência significativamente mais baixo que o da série 74S. A série 74AS tem outras vantagens sobre
as demais, incluindo a necessidade de correntes de entrada extremamente baixas, o que resulta em
fan-outs maiores que os da série 74S. Em função de tais vantagens, a série 74AS está aos poucos
tomando o lugar antes ocupado por dispositivos da série 74S, em todas as aplicações nas quais são
necessários componentes de alta velocidade de operação. Como o custo dos dispositivos 74AS
continua a cair, e como muito mais funções lógicas estão disponíveis nesta série, não há a menor
dúvida de que a série 74S torna-se-á obsoleta num curto prazo de tempo.
TTL Schottky Avançada de Baixa Potência (74ALS-TTL): oferece uma sensível melhora em relação à
74LS no que diz respeito à velocidade de operação e à potência consumida. Esta série tem o mais
baixo produto velocidade-potência de todas as séries TTL, e está muito próxima de ter a mais baixa
dissipação de potência por porta lógica. Pelo exposto, poderemos ter, a médio prazo, os dispositivos
da série 74ALS substituindo os da série 74LS como os mais utilizados da família TTL.
Compatibilidade entre as subfamílias: Um ponto importante que deve ser levado em conta quando
trabalhamos com a família Padrão (Standard) e as subfamílias TTL é a possibilidade de interligarmos
os diversos tipos. Isto realmente ocorre, já que todos os circuitos integrados da família TTL e também
das subfamílias são alimentados com 5V. Devemos observar, e com muito cuidado, que as correntes
que circulam nas entradas e saídas dos componentes das diversas subfamílias são completamente
diferentes.
9
• Família MOS
A tecnologia MOS (Metal Oxide Semiconductor) tem seu nome extraído do fato de sua
estrutura básica ser formada por um eletrodo de metal conectado a uma camada de óxido isolante
que, por sua vez, é depositada sobre um substrato de silício. Os transistores construídos na técnica
MOS são transistores por efeito de campo (field-effect transistor) chamados por conseguinte de
MOSFETs.
As principais vantagens do MOSFET residem nos fatos de ele ser relativamente simples, de
ter um custo de fabricação bem baixo, de ser pequeno e de consumir muito pouca potência. Além
disso, o MOS ocupa muito menos espaço no chip do que os transistores bipolares
(aproximadamente, 50 vezes menos espaço). Um outro aspecto muito importante sobre a tecnologia
MOS é o fato de seus CIS não usarem resistores na sua construção. Os resistores tomam parte da
área de chip ocupada pelos CIs bipolares. A alta densidade de integração dos CIs MOS permite a
construção de sistemas de alta confiabilidade, em virtude da redução no número de conexões
externas necessárias à implementação de determinada função lógica.
A principal desvantagem da técnica MOS é a velocidade de operação relativamente baixa de
seus componentes, se comparada com as apresentadas por componentes das famílias bipolares.
Em resumo, comparada com as famílias lógicas bipolares, as famílias MOS são mais lentas
na operação, requerem muito menos potência, têm uma margem de ruído melhor, uma faixa de
tensão maior, e um fan-out também maior (o fan-out da família CMOS é completamente ilimitado,
sendo restrito apenas por atrasos e considerações sobre o tempo de subida). Além disso, requer
menos espaço.
Obs.: A lógica MOS é especialmente susceptível a danos causados pela eletricidade estática,
enquanto que as famílias bipolares não são tão afetadas. A descarga eletrostática é responsável pela
perda de milhões de dólares, devido a danos causados por ela em equipamentos eletrônicos. Alguns
procedimentos são adotados para evitar esse problema, por exemplo, deve-se conectar à terra o
chassi de todos os instrumentos de testes, o operador deve se conectar à terra através de uma
pulseira especial, não deixar desconectada nenhuma entrada de qualquer CI que não esteja sendo
utilizado, etc.
• Família CMOS
10
Características das séries CMOS
4000/14000: foram as primeiras séries da família CMOS, são bastante utilizadas, apesar do
aparecimento de novas séries, pelo fato de implementarem diversas funções ainda não disponíveis
nas novas séries.
74C: compatível, pino a pino e função por função, com os dispositivos TTL de mesmo número. A
performance desta série é quase idêntica à da série 4000.
74HC (CMOS de Alta Velocidade): versão melhorada da 74C, o principal melhoramento é o tempo de
comutação (em torno de 10 vezes maior), bem como a capacidade de suportar altas correntes na
saída. A velocidade dos dispositivos desta série é compatível com a velocidade dos dispositivos da
série TTL 74LS.
74HCT: CMOS de alta velocidade. A principal diferença entre esta série e a 7HC é o fato de ela ser
desenvolvida para ser compatível em termos de tensões com dispositivos da família TTL. Ou seja, os
dispositivos 74HCT podem ser alimentados diretamente por saídas de dispositivos TTL.
11
“Interfaceando”: Mesmo tendo uma faixa de tensões ampla e características diferentes dos circuitos
integrados, existe a possibilidade de “interfacear” circuitos TTL e CMOS, desde que sejam tomados
cuidados no que se refere a compatibilidade.
A partir do exposto, verifica-se que existem vantagens e desvantagens no uso dos circuitos
CMOS em lugar dos TTL, mas os fabricantes conseguem pouco a pouco eliminar as diferenças
existentes entre as duas famílias com o desenvolvimento de tecnologias de fabricação, aumentando
ainda mais a velocidade e reduzindo o consumo. De uma forma geral, podemos dizer que existem
aplicações em que é mais vantajoso usar um tipo e aplicações em que o outro tipo é melhor.
Exercícios Resolvidos
ER.1 - Consulte a especificação do CI 7400 NAND e responda: Quantas entradas de portas NAND
7400 podem ser ligadas à saída de uma porta NAND 7400 ?
Solução:
I (máx) 16mA
fan - out (BAIXO) = OL = = 10
I IL (máx) 1,6mA
I (máx) 400µA
fan - out (ALTO) = OH = = 10
I IH (máx) 40µA
Este resultado indica que o fan-out tem o valor 10 para ambos os níveis lógicos. Então a
saída da porta NAND 7400 pode alimentar até 10 entradas de outras portas 7400. Se o fan-out para o
nível BAIXO for diferente do fan-out para o nível ALTO, devemos escolher o menor dos dois.
Solução:
I + I CCL (8 + 12)mA
I CC (média) = CCH = = 15mA
2 2
PD (média) = I CC (média) × VCC = 15mA × 5,25V = 78,75mW
Este valor corresponde à potência consumida por todas as portas do chip. A potência máxima
consumida por porta NAND é, portanto dividida por 4:
12
ER.3 – A partir das especificações, compare o Produto velocidade-potência das séries 74S e 74AS, o
que você pode concluir ?
A série 74AS possui retardo de propagação e dissipação de potência inferiores a série 74S,
apresenta, portanto, o produto velocidade-potência significativamente mais baixo. Logo, a série 74AS
é mais rápida que a série 74S.
A série 74HC possui retardo de propagação e dissipação de potência inferiores a série 74LS,
apresenta, portanto, o produto velocidade-potência significativamente mais baixo. Logo, a série
74HC é mais rápida que a série 74LS.
Solução:
74LS
V NH = VOH (mín) − V IH (mín) = 2,7V − 2,0V = 0,7V
TTL-padrão
V NH = VOH (mín) − V IH (mín) = 2, 4V − 2,0V = 0,4V
74LS
V NL = V IL (máx) − VOL (máx) = 0,8V − 0,5V = 0,3V
TTL-padrão
V NL = V IL (máx) − VOL (máx) = 0,8V − 0,4V = 0,4V
Exercícios Propostos
EP.1 – Defina cada um dos seguintes parâmetros: VOH , VIL , IOL , IIH , tPLH , tPHL , ICCL , ICCH, VNL, VNH.
13
EP.3 – Qual dos encapsulamentos de CIs é projetado para ser imune aos efeitos da umidade ?
EP.4 – Descreva a diferença entre uma lógica absorvedora de corrente e uma fornecedora de
corrente.
EP.5 - Qual das séries TTL pode alimentar entradas de mais dispositivos da mesma série ?
EP.6 – Utilizando as especificações das tensões de entrada e saída para a família, determine:
a) A amplitude máxima do pico de ruído que poderá ser tolerado quando uma saída no nível ALTO
estiver alimentando uma entrada lógica.
b) A amplitude máxima do pico de ruído que poderá ser tolerado quando uma saída no nível BAIXO
estiver alimentando uma entrada lógica.
EP.7 – A partir das especificações do fabricante fornecidas a seguir, determine quantas portas NAND
74ALS20 podem ser alimentadas pela saída de outra porta 74ALS20.
EP.8 – Quais das séries CMOS são compatíveis pino a pino com a família TTL ?
EP.9 – Assumindo o mesmo custo para os três componentes abaixo citados, por que escolheria um
contador 74ALS193, em vez de um 74LS193 ou de um 74AS193, para ser usado em um circuito que
opere com um clock de 40 MHz ?
14
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
1
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
2
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
3
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
Figura 4: Efeito do ruído na entrada de uma porta lógica sobre a sua operação.
É desejável que um CI tenha uma alta imunidade ao ruído eletromagnético.
4
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
5
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
• Sempre que um trem de pulsos se propaga através de uma porta lógica ele
experimenta um atraso no tempo (time delay) :
6
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
Figura 9: Definição dos propagation delay times , t PHL e t PLH , em uma porta
lógica. Input significa “entrada” e output significa “saída”. Em geral os
instantes de referência localizam-se a 50% do tempo de duração das bordas
dos pulsos.
2.8 Fan-Out
Figura 10: Porta NAND acionando 3 portas OR com entradas invertidas. Cada
uma das 3 portas OR consome uma parcela da corrente de saída da porta
NAND. Portanto, haverá um limite máximo de portas que poderão ser
acionadas, sob pena de danificar a porta acionadora (driving gate) por excesso
de corrente.
• Por exemplo, o fan-outtípico de uma porta TTL padrão é 10, para uma porta
Low-Power Schottky (LS) o fan-out é 20.
7
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
• Uma porta CMOS possui um fan-out bem maior que uma porta TTL, mas
deve-se manter em mente que o fan-out da família CMOS é dependente da
freqüência de operação devido ao inerente efeito capacitivo nas entradas das
portas CMOS:
• CIs TTL não apresentam efeito capacitivo nas entradas de suas portas, de
modo que a carga de uma porta TTL é puramente resistiva:
Figura 12: Carga resistiva apresentada à porta acionadora para CIs da família
TTL. (a) Fornecimento de corrente à carga. (b) Absorção de corrente da carga.
8
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
Figura 14: Absorção de corrente das portas utilizadas como carga quando a
porta acionadora encontra-se com sua saída em estado LOW.
9
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
3 Portas da Família CM OS
Figura 15: Símbolo gráfico dos dois tipos de transistores MOSFET: canal N e
canal P. Operação como uma chave (switch) LIGA-DESLIGA (ON-OFF).
10
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
Figura 17: Circuito interno típico de uma porta NOT da família CMOS.
11
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
12
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
• Quando um CI CMOS é designado como open drain isto significa que suas
portas internas vem de fábrica com o terminal de dreno de seu transistor de
saída desconectado. A conexão do transistor de saída à VCC deve ser feita
através de um resistor externo denominado resistor pull-up:
• Uma porta tristate possui um terceiro estado em sua saída além dos estados
H e L. Quando este terceiro estado é acionado, ocorre uma total desconexão
entre o pino de saída da porta e o seu circuito interno. Por este motivo, este
terceiro estado é denominado HIGH-Z (alta impedância).
• Portas tristate são úteis, por exemplo, quando vários periféricos, cada um
com seu endereço próprio, compartilham o mesmo barramento de dados de
um controlador que utiliza um microprocessador. O microprocessador troca
dados com um periférico X acionando o periférico X através de seu endereço.
Os demais periféricos não devem influenciar na operação, e, como
compartilham o mesmo barramento, suas portas de saída devem permanecer
em HIGH-Z enquanto o microprocessador troca dados com o periférico X.
13
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
Figura 23: Circuito interno típico de uma porta NOT tristate da família CMOS.
14
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
4 Portas da Família TT L
•
Figura 25: Símbolo gráfico
O elemento básico de um transistor bipolar
de uma porta TTL é o NPN.
transistor bipolar NPN:
15
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
A B Y = AB
L L H
L H H
H L H
H H L
16
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
• Quando um CI TTL é designado como open collector isto significa que suas
portas internas vem de fábrica com o terminal de coletor de seu transistor de
saída desconectado. A situação é idêntica à de uma porta open drain da
família CMOS. A conexão do transistor de saída à VCC é feita através de um
resistor pull-up:
17
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
Figura 33: Circuito interno típico de uma porta NOT tristate da família TTL.
Quando Enable = L , Q2→OFF e o circuito de saída opera como um totem
pole usual formado pelos transistores Q4 e Q5. Quando Enable = H ,Q2→ ON.
Nesta situação, o segundo emissor de Q1 está com um nível de tensão L ,
fazendo com que Q3→OFF e Q5→OFF. Ainda, nesta mesma situação, o diodo
D1 está diretamente polarizado, fazendo com que Q4→OFF. Estando ambos
Q4 e Q5 em estado OFF, a porta está em estado HIGH-Z.
18
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
Figura 35: (a) Quando a saída da porta acionadora está em estado H ela
fornece uma corrente I IH à entrada da porta conectada como carga. (b)
Quando a saída da porta acionadora está em estado L ela absorve uma
corrente I IL da entrada da porta conectada como carga. Nota: I IL é no
máximo 1.6 mA para uma porta TTL padrão, valor que é usualmente indicado
em manuais como um valor negativo porque é uma corrente que sai do
terminal de entrada da porta conectada como carga.
19
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
20
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
• A máxima corrente de saída de uma porta TTL ocorre quando a saída está
em estado LOW (portanto está absorvendo corrente) e é I OL (max) = 16mA
para uma porta TTL padrão e I OL (max) = 8mA para uma porta LS.
21
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
Figura 41: (a) Conexão de entradas não utilizadas com a entrada em uso. Este
método implica em aumentar a corrente de carga da porta acionadora. (b)
Conexão a VCC através de um resistor de 1KΩ para entradas de portas AND
e NAND e conexão à terra para entradas de portas OR e NOR. (c) Conexão
através de uma porta não utilizada.
22
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
23
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
Figura 45: Comparação entre sub-famílias das famílias TTL e CMOS. A família
BiCMOS é uma família híbrida que utiliza lógica CMOS com transistores de
saída na configuração totem pole da familia TTL. A legenda para as sub-
famílias é: F-fast, LS-Low Power Schottky, ALS-Advanced Low Power Schottky,
ABT-Advanced BiCMOS, HC-High Speed CMOS, AC-Advanced CMOS,
AHC-Advanced High Speed CMOS, LV-Low Voltage, LVC- Low Voltage
CMOS, ALVC- Advanced Low Voltage CMOS.
24
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
7 Data Sheets
25
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. IV
por F.C.C. De Castro
26