Você está na página 1de 58

TECHWEEK 2018

-
Condicionando FATEC BAURU
sinais digitais e
analógico para
os seus projetos
Prof. Haroldo Luiz Moretti do Amaral
agaelema@gmail.com
SHORT. BIO.
2

Quem sou eu!?


Haroldo L. M. Amaral
Doutorando Eng. Elétrica – Poli USP
Mestre Eng. Elétrica – UNESP Bauru
Tecnólogo Sistemas Biomédicos – FATEC Bauru

Professor na Anhanguera Bauru


Articulista no portal Embarcados ->
Apaixonado por eletrônica
3


O maior inimigo do
conhecimento não é ignorância,
mas a ilusão do conhecimento.
(Stephen Hawking)
4

OBJETIVO
Apresentar alguns dos principais
conceitos relacionados ao
condicionamento de sinais
analógicos e digitais
5

Este minicurso é uma versão


“compacta” do material produzido
para a SIEEL 2018 (USP São Carlos)

Acesso ao material original: LINK


6

1.
CONVERSOR DE
NÍVEL LÓGICO
CONVERSOR DE NÍVEL 7

LÓGICO
 Grande variedade de níveis lógico
CONVERSOR DE NÍVEL 8

LÓGICO

 Se os níveis lógicos forem diferentes...


 É obrigatório o uso de um conversor lógico!? Não é!?
 ... Nem sempre

 Quando o Level Shifter é indispensável


 Dispositivo 3v3 não é 5v tolerant
 5V CMOS com outros níveis
Step-down level shifter – 9

divisor resistivo

Step-down
 Pode resolver o problema

 Pontos a serem considerados


 Capacitância da entrada afetar o sinal
◼ Filtro low-pass
 Consumo dependente dos resistores
Step-down level shifter – 10

divisor resistivo

Simulação
Bidirectional level shifter – 11

BJT/MOSFET

Bidirecional
 Permite converter em ambas direções

 3v3 > 5v
 5v > 3v3

 Baseado no comportamento dos transistores


Bidirectional level shifter – 12

BJT/MOSFET

Bidirecional
 Útil para conectar vários dispositivos i2c

 Níveis lógicos diferentes


Bidirectional level shifter – 13

BJT/MOSFET
 Simulação: Versão BJT
Bidirectional level shifter – 14

BJT/MOSFET
 Simulação: Versão Mosfet
LAB 01 - LOGIC LEVEL 15

CONVERTER
 Montar e testar um conversor de nível lógico
bidirecional
 BJT’s de uso comum
◼ 2N3904, BC546/BC547, BC239
 Verificar o comportamento forçando níveis lógicos
◼ Nos dois lados
 Testar com um gerador de sinais
◼ Onda quadrada de 5V e 3v3

 Simulação
16

2.
SINAIS
ANALÓGICOS:
17

“Problemas” mais comuns para


solucionar em sinais analógicos

 Casar impedâncias
 Amplificar/atenuar sinais
 Adicionar nível DC
 Filtrar
18

2.1
Condicionamento
Básico
19

Condicionamento básico
Representação de uma fonte de sinal qualquer
 Equivalente de Thévenin

 Conexão de uma fonte de sinal com uma carga

 Divisor de tensão resistivo


20

Condicionamento básico
Divisor resistivo
 Carga deve ter impedância MUITO maior

que a fonte
 Máxima transferência de tensão
 Não confundir com máxima transferência de potência

Imagine um sensor hipotético


 Saída de 0 a 5v
 Rout = 1kΩ
21

Condicionamento básico

Atenuar o sinal para uma NodeMCU


 Divisor resistivo!

 Como captar todas a tensão


do sensor?
 Usar resistores alto valor
 Tudo simples perfeito...
22

Condicionamento básico
 Verifica a saída e...

 Como resolver o problema?


23

Características dos AmpOp’s

Amplificador Operacional Ideal


 Impedância de entrada ∞

 Impedância de saída igual a zero

 Ganho de diferencial ∞

 Ganho de modo comum é zero

 Largura de banda infinita


24

Características dos AmpOp’s


Circuito equivalente de um AmpOp

 O circuito equivalente de um AmpOp representa


os blocos de um amplificador comum

 Impedância de entrada ip
vp vo
 Bloco de ganho Ri Ro
In Vin
 Impedância de saída Vn Aol.vin
25

Características dos AmpOp’s


Conceito de Regra de Ouro (Golden Rule)

 Duas principais regras para análise básica


 Não existe fluxo de corrente nas entradas
◼ 𝒊𝒑 = 𝒊𝒏 = 𝟎

 Não existe ddp entre as entradas (curto virtual)


◼ 𝒗𝒑 − 𝒗𝒏 = 𝟎 𝒗𝒑 = 𝒗𝒏
26

Características dos AmpOp’s


 Símbolos tradicionais
 Entrada não inversora (+)
 Entrada inversora (-)
 Saída
 Alimentação*

 Alimentação Simétrica
 Não é conectado diretamente o GND
27

Configurações
 Configurações (arranjos) mais comuns
 Inversor
 Não-inversor, buffer
 Somador, subtrator (diferencial)

 Formam a base para arranjos mais complexos


 A maioria dos arranjos utiliza realimentação negativa
 Manter o AmpOp operando em sua região linear
28

Amplificador Inversor
 Sinal é aplicado a entrada inversora (-)

 Defasagem de 180o 𝑹𝑭
𝒗𝒐𝒖𝒕 =− .𝒗
 Saída em relação a entrada 𝑹𝑮 𝒊𝒏
29

Amplificador Não-Inversor
 Sinal é aplicado a entrada não-inversora (+)
𝑹𝑭 + 𝑹𝑮 𝑹𝑭
𝒗𝒐𝒖𝒕 = 𝒗𝒊𝒏 × 𝒗𝒐𝒖𝒕 = 𝒗𝒊𝒏 × 1 +
𝑹𝑮 𝑹𝑮

 Não ocorre inversão/defasagem


 Saída em relação a entrada
Buffer ou Seguidor de 30

Tensão
 Caso especial do Amplificador Não-Inversor
 Ganho unitário
 Casamento de impedâncias
 Simulação

0
𝒗𝒐𝒖𝒕 = 1 + . 𝒗𝒊𝒏

𝒗𝒐𝒖𝒕 = 𝒗𝒊𝒏
Buffer ou Seguidor de 31

Tensão
 Voltando ao condicionamento do nosso sensor
hipotético...
 Podemos utilizar um buffer
 Isolar os estágios
◼ Não é isolamento galvânico (físico)
INA vs Amplificador 32

diferencial

Amplificador diferencial
 Amplifica uma diferença de potencial

 Alta rejeição de sinal modo comum

 Sinal aplicado igualmente em ambas entradas


 Equação tradicional
 Considerando R1 = R3, R2 = R4
INA vs Amplificador 33

diferencial
Amplificador diferencial
 Simulação

𝑹4
𝒗𝒐𝒖𝒕 = × 𝑽1 − 𝑽2
𝑹3
INA vs Amplificador 34

diferencial
Efeito de carga...
 Interação entre as impedâncias

 Fonte e amplificador diferencial


 Correntes desbalanceadas
Amplificador de 35

Instrumentação - INA

 Modelo especial de OpAmp


 Arranjo contendo múltiplos OpAmps

 Reúne características específicas


 Elevada impedância de entrada
 Elevado CMRR
◼ Common Mode Rejection Ration
Amplificador de 36

Instrumentação - INA
 Muito comum na instrumentação

 Pequenos sinais
◼ mV ou µV
 Elevado ganho
◼ Maior que 100x
 Sinal diferencial
◼ Amplificado
 Atenua sinais modo comum
Amplificador de 37

Instrumentação - INA
INA com 3 OpAmps
 Estágios

 Amplificador Não-Inversor
◼ Impedância “infinita”
 Amplificador diferencial
◼ Ganho adicional
◼ Elevado CMRR
 Ganho em duas etapas 2𝑅5 𝑅4
𝑣𝑜 = 𝑣+ − 𝑣− . 1 + .
◼ Afeta menos o bandwidth 𝑅𝐺 𝑅3
LAB 02 - INA 3 AMPOP’s – 38

AJUSTANDO O CMRR

 Montar e testar um INA com 3 AmpOp’s


 Em uma montagem discreta (DIY)
◼ Tolerância dos resistores afeta o CMRR

 CMRR pode ser melhorado


◼ “Trimando” o amplificador diferencial
◼ Zerar “offset” resultante da tolerância
LAB 02 - INA 3 AMPOP’s – 39

AJUSTANDO O CMRR
 Simulação
40

2.2
O Problema da fonte
simétrica
O problema da fonte 41

simétrica

 AmpOp’s geralmente necessitam de uma fonte


simétrica
 Positiva e negativa

 Em muitos casos
 Apenas fonte positiva e baixa tensão
◼ Sistemas embarcados
42

AmpOp em fonte simples


 Idealmente qualquer AmpOp deveria
operar com fonte simples
 Mas na prática... a teoria é outra

 Alguns modelos não se comportam


muito bem em fonte simples
 Dar preferência para modelos com entrada PNP
 Permite que o sinal chegue até o GND (...nem sempre...)
◼ Ex.: LM358
43

AmpOp’s Rail to Rail


 Permitem que a tensão de entrada e saída
chegue próximo ao valor da alimentação
 Alguns modelos são feitos especificamente
para fonte simples
 Arranjo interno especial
 Bastante comuns de se encontrar atualmente
◼ Ex.: MCP60x, MCP600x

 Material Complementar
44

Gerando tensão negativa


 Podemos gerar tensão negativa a partir de uma
positiva
 Circuito chaveado
 “Inductorless” ou “Charge Pump”
 Circuito simples
 Poucos componentes
 Boa eficiência
 Fornece pouca corrente
 Tensão desregulada
45

Gerando tensão negativa

 Simulação
46

Gerando tensão negativa

 Para aumentar a eficiência


 Utilizar diodos schottky
◼ Menor barreira de potencial

 Aumentar capacitores

 Aumentar frequência de oscilação


47

Componentes comerciais
 ICL7660 / TL7660
 Inversor
 Dobrador
48

Componentes comerciais

 LM27762
 A partir de uma alimentação
◼ Positiva
◼ Negativa
 Possui um LDO interno ajustável
◼ Saída regulada
LAB 03 – GERANDO 49

TENSÃO NEGATIVA

 Gerar uma tensão negativa a partir da positiva


 Alimentar o AmpOp com ambas tensões
 Verificar o comportamento ao variar a carga na saída

 Circuito usando gerador de sinal conectado em porta


lógica inversora
 Buffer para o sinal simulando a saída de um uC
LAB 03 – GERANDO 50

TENSÃO NEGATIVA

 Montar o circuito
 Verificar a tensão V_Neg sem a carga R1
 Verificar a tensão V_Neg com a carga R1
51

2.3
Condicionando sinal
AC para um ADC
Single Ended
Sinais AC e ADC Single- 52

ended
 Grande parte dos ADC presentes nos
dispositivos são Single-ended
 Tensão entre GND e Vref
 Digitalizar um sinal AC
 Necessário converter em DC pulsante
 Dentro dos limites do dispositivo

 Bônus!
 Ebooks da TI com diversos arranjos úteis
AC Coupled (HPF) Non- 53

Inverting Amplifier Circuit


 Adiciona ao sinal o nível Vcc/2
 Vcc deve ser a tensão de referência do ADC

 Simulação
54

Bootstrap para sinal AC


 Em um arranjo AC coupled
 Impedância de entrada é “baixa”
◼ Limitada pelo resistor do high-pass
 Substituir o resistor por um maior
◼ Aumenta impedância
◼ Modifica a freq. de corte
◼ Adiciona ruído

 Através da técnica de bootstrap


 Sinal “enxerga” uma impedância muito maior
55

Bootstrap para sinal AC

 Simulação
LAB 03 - CONDICIONANDO 56

SINAL AC EM FONTE SIMPLES


 Montar um circuito misto
 Bootstrap AC
 Não inversor AC Coupled

 Simulação
Haroldo L. M. do Amaral GRATO PELA
agaelema@gmail.com
ATENÇÃO!

Dúvidas ou
comentários?
CREDITS
Special thanks to all the people who made and released these
awesome resources for free:
Presentation template by SlidesCarnival