IMPLEMENTACIÓN DE UN MÓDULO MULTIPLICADOR

Juan Manuel Moreno Eguílaz

1.- EJEMPLO DE UNA MULTIPLICACIÓN EN BINARIO NATURAL

A (n)
x
B (n)
P (2n)

A3 A2 A1 A0 1101
x x 0101
B3 B2 B1 B0
1101
0000
1101
0000
P7 P6 P5 P4 P3 P2 P1 P0 01000001

Fases del Algoritmo de multiplicación (suma – desplazamiento):

1) B0 x A3 A2 A1 A0 -> Extraemos el bit menos significativo (LSB) -> P0.

2) Añadimos un 0 al resultado anterior y le sumamos B1 x A3 A2 A1 A0. Extraemos el
bit menos significativo -> P1.
3) Al resultado anterior le sumamos B2 x A3 A2 A1 A0. Extraemos el bit menos
significativo y tenemos ->P2.
4) Al resultado anterior le sumamos B3 x A3 A2 A1 A0. El resultado será P7 P6 P5 P4
P3 (El P7 es el bit de “carry” de la última operación de suma).

Juan M. Moreno Eguílaz P9/1

2.- IMPLEMENTACIÓN COMBINACIONAL DE UN MULTIPLICADOR (n = 4
bits).
“0“ A A
1 n “0“ n
(MSB) n n n n
n
B0 B0
n+1 ci = 0
Σ
(LSB) n
P0
n n n n+1
S0 B1
ci = 0 (LSB) n
P0
Σ n n n
n+1 n
S0 B1
(LSB)
P1 n ci = 0
n n
S1 B2 Σ
ci = 0 n+1 n
Σ P1
(LSB)
n n
n
n+1 n S1 B2
(LSB)
P2 n n ci = 0
Σ
n
S2 B3
ci = 0 n+1 n
Σ P2
(LSB)
n
n n
n+1 S2 B3
(LSB)
P3 ci = 0
n Σ
n+1
(LSB)
P7 P6 P5 P4 P3
n

P7 P6 P5 P4

Fig. 1. Implementación combinacional del multiplicador de 4 bits. A la derecha, una

implementación con todas las etapas iguales.

Juan M. Moreno Eguílaz P9/2

3.- DETALLE DEL CONEXIONADO DE PUERTAS EN EL MULTIPLICADOR
COMBINACIONAL PARA 4 BITS.

“0“ A3 A2 A1 A0

A3 B0
B0
A2 B0

A1 B0

P0 A0 B0
(LSB)

A3 A2 A1 A0
A3 B1
A2 B1
A1 B1 B1

x3 x2 x1 x0 y3 y2 y1 y0

Σ ci = 0

co x3 x2 x1 x0 A0 B1
(LSB)

P1

Fig. 2. Detalle del conexionado del multiplicador combinacional.

Juan M. Moreno Eguílaz P9/3

4.-IMPLEMENTACIÓN SECUENCIAL DE UN MULTIPLICADOR (4 bits).

Implementación del Algoritmo suma – desplazamiento.

A
n n
LDR LDA
CLR REG REGA
n
n n
n
P7 P6 P5 P4

ci = 0
Σ B
n
n+1 SO
(LSB) SI SHR-B LDB
n derechas
SHB

P3 P2 P1 P0
Fig. 3. Implementación secuencial del algoritmo de multiplicación
(algoritmo de suma -desplazamiento)

START’
CLR
LDA LDR LDR LDR LDR
LDB SHB SHB SHB SHB

Wait START LD S0 S1 S2 S3

Fig. 4. Autómata de control del multiplicador secuencial. La señal “start” es de control,

para iniciar el algoritmo.

Juan M. Moreno Eguílaz P9/4

5.- SIMULACIONES CON ORCAD DEL MULTIPLICADOR SECUENCIAL.

Fig. 5. Simulación con Orcad del multiplicador secuencial. (Dh x 5h = 41h)

Juan M. Moreno Eguílaz P9/5