Você está na página 1de 38

Eletrônica - REE III Circuitos lógicos digitais - Ensaios

Circuitos biestáveis
lógicos
Circuitos biestáveis lógicos - Ensaios

Circuitos biestáveis lógicos

© SENAI-SP, 2004

Trabalho editorado pela Gerência de Educação da Diretoria Técnica do SENAI-SP, a partir dos conteúdos
extraídos da apostila Circuitos lógicos digitais - Ensaios, Capítulo X, Circuitos biestáveis lógicos.
São Paulo, 1991 (Reparador de Equipamentos Eletrônicos III).

SENAI Serviço Nacional de Aprendizagem Industrial


Departamento Regional de São Paulo
Av. Paulista, 1313 - Cerqueira Cesar
São Paulo - SP
CEP 01311-923

Telefone (0XX11) 3146-7000


Telefax (0XX11) 3146-7230
SENAI on-line 0800-55-1000

E-mail senai@sp.senai.br
Home page http://www.sp.senai.br

SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Sumário

Circuitos biestáveis lógicos 5


Referências bibliográficas 35

SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Circuitos biestáveis lógicos

O objetivo que norteou a elaboração do material didático Circuitos biestáveis lógicos


foi o de apresentar, de uma forma organizada, clara e objetiva, os aspectos
fundamentais da eletrônica.

Esperamos que esse manual sirva como instrumento de apoio ao estudo de uma
matéria essencial para os que se iniciam ao campo da eletrônica.

Multivibrador biestável

O multivibrador biestável (flip-flop) é um circuito que possui dois estados estáveis e


conta com dois transistores. Esses transistores estão ligados de tal modo que haverá
sempre duas situações: um em corte e o outro em saturação. Veja o esquema abaixo.

SENAI-SP - INTRANET 5
Circuitos biestáveis lógicos - Ensaios

Vejamos as duas situações:


• V1 em 1 e V2 em 0 - ao se aplicar um pulso positivo à entrada set, V2 conduzirá
momentaneamente e, devido à realimentação, mudará de estado.
• V1 em 0 e V2 em 1 - este estado do flip-flop permanecerá até que um pulso positivo
seja aplicado na entrada reset.

Com isto conclui-se que o circuito multivibrador biestável é capaz de memorizar


informação.

Circuitos lógicos seqüenciais

Os multivibradores biestáveis são os blocos funcionais básicos dos circuitos lógicos


seqüenciais; são também denominados circuitos de trava (“latch”) e multivibradores
binários.

A saída dos circuitos lógicos seqüenciais depende das variáveis de entrada e/ou de
seus estados anteriores que ficaram armazenados.

A interligação de biestáveis forma os circuitos lógicos seqüenciais. Estes biestáveis


podem ser de vários tipos.

Biestável RS
O biestável RS (flip-flop set/reset) é um biestável básico; seu símbolo é o seguinte:

• R e S = entradas (ativas geralmente em “baixa”)


• Q = saída normal
• Q = complemento de Q.

6 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

O biestável RS básico pode ser construído de portas NE e uma de suas características


é a realimentação.

As linhas de realimentação (F1 e F2) fazem com que as saídas Q e Q sejam


introduzidas juntamente com as entradas (R e S).

Por isso, o estado que as saídas assumirão vai depender das entradas e das saídas.

P1 e P3 são as portas que acionam as células de memória (P2 e P4). (P2 e P4) são as
portas que retém a informação de um bit.

Observe a seguir a tabela-verdade do biestável RS.

S R Qa Qf
0 0 0 0 0
1 0 0 1 1
2 0 1 0 0
3 0 1 1 0
4 Convenção
1 0 0 1
S = set: posicionamento
5 1 0 1 1
R = reset: reposicionamento
6 1 1 0 1
Qa = saída atual
7 1 1 1 1 Qf = saída futura

SENAI-SP - INTRANET 7
Circuitos biestáveis lógicos - Ensaios

Observação
Quando ambas as saídas Qs são direcionadas para 1, este é um estado “proibido” e
uma situação não usada no flip-flop RS.

Resumindo na tabela verdade, teremos:

S R Qf

0 0 Qa

0 1 0

1 0 1

1 1 não permitido

O circuito biestável RS muda de estado no momento em que mudam as variáveis de


entrada.

Biestável RS assíncrono: o biestável RS assíncrono é aquele cujas entradas controlam


diretamente o estado do próprio biestável; não há, portanto, um dispositivo externo de
sincronização (relógio ou “clock”).

Abaixo vê-se o diagrama de blocos e o símbolo lógico do flip-flop RS assíncrono.

Biestável RS síncrono: o biestável RS síncrono possui uma entrada de pulsos de


sincronização (relógio ou clock) e uma ou mais entradas de informação. Isto faz com
que o estado lógico atue sobre o biestável somente quando a entrada de clock (C)
permitir.

8 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Veja o diagrama de blocos do biestável RS síncrono controlado por um pulso de C.

Funcionamento do biestável RS síncrono:


• se a entrada de clock for 0: as saídas das portas NE serão iguais a 1 e o flip-flop
permanecerá no seu estado;
• se a entrada de clock for 1: o circuito mudará de estado a partir de um pulso de
clock.

Os blocos lógicos e a tabela-verdade do RS síncrono estão apresentados a seguir.

Modo de operação C S R Qf

hold 0 0 Qa (não muda)

set 0 1 1

reset 1 0 0

proibido 1 1 1

Os biestáveis sincronizados são de dois tipos:


• biestáveis sincronizados por nível
• biestáveis sincronizados por borda

SENAI-SP - INTRANET 9
Circuitos biestáveis lógicos - Ensaios

Nos biestáveis sincronizados por nível, a entrada C permite que as entradas de


informação atuem durante todo o tempo em que o pulso de clock se encontra em um
determinado nível ativo.

Nos biestáveis sincronizados por borda, a entrada C permite que as entradas de


informação atuem no instante em que o pulso de clock produz uma borda ativa na
entrada C.

Quanto ao tipo de disparo, os biestáveis síncronos classificam-se em disparo por nível


e disparo por borda.

Os biestáveis síncronos disparados por nível apresentam o seguinte comportamento:


quando a entrada de clock atinge o nível ativo, as informações da entrada são
transferidas para a saída.

Nível de clock ativo pode ser 1 ou 0. Veja abaixo os respectivos símbolos lógicos.

Observe a seguir as formas de onda típica dos pulsos de clock.

O funcionamento do biestável RS disparado por nível 1 apresenta as seguintes


características:
• se o nível de C for 0 e for ativo no nível 1, as saídas permanecem na condição em
que se encontravam; nesse caso, a condição de R e S é irrelevante.;
• se o nível de clock for para 1 e for ativo em 1, e se S estiver em 1 e R em 0, então,
Q = 1 e Q = 0;

10 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

• se C = 1, S = 0 e R = 1, então teremos Q = 0 e Q = 1;
• se C = 1, S = 1 e R = 0, nesse caso teremos: Q = 1 e Q = 0;
• se C = 0, os dados em R e S serão irrelevantes, pois as saídas não serão
alteradas.

Pela tabela-verdade a seguir você pode comprovar o funcionamento do biestável RS


disparado por nível 1.

C S R Qf Qf

X X Qa Qa

1 0 1 0

0 1 0 1

1 0 1 0

X X 1 0

Observação
No biestável disparado por nível 0, a saída será alterada quando C estiver em nível 0.

Veja a seguir as formas de onda do biestável síncronizado disparado por nível.

SENAI-SP - INTRANET 11
Circuitos biestáveis lógicos - Ensaios

Nos biestáveis síncronos disparados por borda, os dados de entrada para a saída
são transferidos no momento da transição do clock do nível lógico 0 para 1 ou vice-
versa.

Borda positiva - transição do pulso de clock de 0 para 1

Borda negativa - transição do pulso de clock de 1 para 0

O funcionamento do biestável RS síncrono disparado por borda negativa apresenta


as seguintes características:
• Se o nível de clock for 0, ou transitório de 0 para 1, ou se for 1; se uma dessas
situações ocorre, a saída permanece estável; ou seja, S e R são irrelevantes;
• Se a transição for de 1 para 0, S = 1, R = 0; então Q = 1;
• Se a transição for de 1 para 0, S = 0, R = 1, então Q = 0.

Pela tabela-verdade a seguir você pode comprovar o funcionamento do biestável RS


síncrono disparado por borda negativa.

C S R Qf Qf

↓ X X Qa Qa
↓ 1 0 1 0
↓ 0 1 0 1
↓ 1 0 1 0
↓ X X 1 0

Observação
No biestável disparado por borda positiva, a saída será alterada na transição do clock
de 0 para 1.

12 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Observe a seguir as formas de onda do biestável disparado por borda negativa.

Biestável JK

O biestável JK é um aperfeiçoamento do biestável RS que soluciona o problema da


indeterminação das saídas pela extensão das linhas de realimentação até as portas de
controle das entradas.

Biestável JK disparado por nível


O biestável JK básico é implementado com portas NÃO E.

SENAI-SP - INTRANET 13
Circuitos biestáveis lógicos - Ensaios

Observe abaixo os símbolos lógicos do flip-flop JK.

Observe também a tabela-verdade do biestável JK.

Entradas Saídas Entradas Saídas

C J K Qa Qa S R Qf →

0 0 0 1 0 0 Qa → 
 Qa
0 0 1 0 0 0 Qa → 

0 1 0 1 0 0 Qa (Qa = 0) 
 0
0 1 1 0 0 1 0 → 

1 0 0 1 1 0 1 → 
 1
1 0 1 0 0 0 Qa (Qa = 1) 

1 1 0 1 1 0 Qa (Qa = 0) 
 Qa
1 1 1 0 0 1 Qa (Qa = 1) 

tabela-verdade de um biestável RS

Portanto, podemos afirmar:


• as saídas do biestável JK, por ser síncrono, só serão alteradas quando o clock for
ativo;
• quando o clock for ativo - e sendo um biestável disparado por nível - alterando-se
as entradas J e K, alteram-se também as saídas Q e Q ;

Biestável JK disparado por borda


Esse tipo de biestável evita que, quando a entrada de clock está em nível ativo, as
mudanças nas entradas J e K alterem as saídas Q e Q .

14 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Observe a seguir o diagrama de blocos de um flip-flop JK disparado por borda


negativa.

Biestável JK mestre-escravo
O biestável JK mestre-escravo é empregado para resolver o problema existente no biestável
JK. Neste, quando a entrada C estiver em nível 1, ele funciona como circuito combinatório
permitindo a transferência das entradas J, K e da realimentação para as saídas Q e Q .

Biestável JK mestre-escravo disparado por nível: é constituído por dois biestáveis JK


sincronizados por nível 1 e conectados entre si.

SENAI-SP - INTRANET 15
Circuitos biestáveis lógicos - Ensaios

A função do biestável mestre é receber as entradas de informação; sua saída conecta-


se à entrada do biestável escravo cuja saída constitui a saída do flip-flop biestável JK
mestre-escravo.

A entrada C de ambos os biestáveis são mutuamente inversas.

Veja abaixo a tabela-verdade do circuito JK mestre-escravo.

C J k Qf
0 0 Qa
0 1 0
1 0 1
1 1 Qa

Biestável JK mestre-escravo com retenção de dados (“data lockout”) este tipo de


biestável é um aperfeiçoamento do biestável JK mestre-escravo ativado por nível, pois
permite, mesmo que haja ruído, prever a saída nas entradas JK. Isto é possível porque
as informações da entrada para a saída do biestável mestre podem ser transferidas
imediatamente após a atuação do clock (cerca de 30ns).

Observe abaixo a tabela-verdade do flip-flop com “data lockout” ativado por nível.

J k Qf
0 0 Qa
0 1 0
1 0 1
1 1 Qa

Biestável JK mestre-escravo disparado por borda: construído por biestáveis JK


disparados por borda, resolve o problema da velocidade de mudança dos sinais de
entrada.

Dependendo do clock de transição, são classificados em biestável JK mestre-escravo


disparado por borda positiva e por borda negativa.

O biestável JK mestre-escravo disparado por borda positiva opera com transição do


clock de 0 para 1.

16 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Veja abaixo o símbolo lógico do biestável JK mestre-escravo disparado por borda


positiva.

Veja agora o seu diagrama de blocos.

O biestável JK mestre-escravo disparado por borda negativa opera com a transição


do clock de 1 para 0.

Veja abaixo o símbolo lógico do biestável JK mestre-escravo disparado por borda


negativa.

SENAI-SP - INTRANET 17
Circuitos biestáveis lógicos - Ensaios

Veja agora o diagrama de blocos desse circuito.

Observe a seguir a sua tabela-verdade.

C J k Qf
↓ 0 0 Qa
↓ 0 1 0
↓ 1 0 1
↓ 1 1 Qa

Observação
A saída Qf ocorre na passagem do clock de 1 para 0 (↓).

Biestável tipo T
O biestável tipo T (“toggle”) é um biestável JK com entradas interconectadas, cujas
saídas devem ser complementadas a cada pulso de entrada.

18 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Abaixo o símbolo lógico do biestável tipo T.

Observe abaixo a tabela-verdade do circuito.

T Qa Qf
0 0 0
0 1 1
1 1 0
1 0 1

Biestável tipo D
O biestável tipo D sincronizado por nível transfere o dado de entrada para a saída a
partir do clock ativo.

Veja abaixo símbolo lógico do biestável tipo D.

A tabela-verdade desse circuito é a seguinte:

D Qa Qf
0 0 0
1 0 1
0 1 0
1 1 1

No biestável tipo D, a saída Q assume o estado da entrada a partir de um pulso de


clock.

SENAI-SP - INTRANET 19
Circuitos biestáveis lógicos - Ensaios

Entradas diretas de biestáveis


As entradas “preset” e “clear” de um biestável permitem estabelecer o posicionamento
inicial do estado de suas saídas.

Veja abaixo os símbolos lógicos do biestável com preset (PR) e clear (CLR).

Observe a seguir o diagrama de blocos do biestável com preset e clear.

Abaixo é mostrada a tabela-verdade do biestável com entradas preset e clear.

PR CLR Q Q
0 0 Não Permitido
0 1 1 0
1 0 0 1
1 1 Q Q

20 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Características de chaveamento dos biestáveis

As características de chaveamento dos biestáveis a ser consideradas na realização de


projetos de sistemas digitais são:
• Freqüência máxima (fmáx);
• Tempo de estabilização (set-up) (tsu);
• Tempo de manutenção (hold-time) (th);
• Tempo de atraso de propagação da saída 1 para 0 (tPHL);
• Tempo de atraso de propagação da saída de 0 para 1 (tPHL);
• Largura do pulso de clock (tw).

Exercícios

1. Se o biestável RS não opera simultaneamente com um relógio (clock) ele é um


dispossitivo:
( ) síncrono ( ) assíncrono

2. Se o biestável RS opera simultaneamente com um relógio (clock) ele é um


dispositivo:
( ) síncrono ( ) assíncrono

3. Desenhe o símbolo lógico do biestável RS sincronizado.

4. Implemente um biestável RS síncrono, utilizando portas lógicas.

SENAI-SP - INTRANET 21
Circuitos biestáveis lógicos - Ensaios

5. Como se classificam os biestáveis RS quanto ao tipo de disparo?

6. Como pode ser resolvido o problema da indeterminação das saídas do biestável


RS?

7. Desenhe o símbolo lógico do biestável JK.

8. Implemente um biestável JK síncrono, utilizando portas lógicas.

22 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

9. Preencha a tabela abaixo referente ao funcionamento de um circuito biestável JK.

se o estado atual então a saída Qf


se as entradas se apresentam
da saída Q for será
C J K
0 0 0
1 0 0
1 0 1
0 0 1
0 1 1
1 1 1
1 1 0
0 1 0

10. Utilizando biestável JK, implemente um biestável tipo D.

11. Utilizando biestável JK, implemente um biestável tipo T.

12. Utilizando o manual do fabricante, levante as características de chaveamento do


biestável SN74L76 – Texas.

fmáx
tsu
th
tPHL
tPLH
tw

SENAI-SP - INTRANET 23
Circuitos biestáveis lógicos - Ensaios

13. Cite um exemplo de biestável disparado de maneira síncrona.

14. Os circuitos lógicos combinacionais e o circuito de trava RS operam de maneira:


( ) síncrono ( ) assíncrono

15. A saída normal de um biestável é a saída:


( ) Q ( ) Q

16. A saída complementar de um biestável é a saída:


( ) Q ( ) Q

17. Como é denominado também o biestável tipo T?

Ensaios

Situação-problema 26
Desenvolver um alarme para o carro. Este alarme deve ser acionado quando for dada a
partida no motor e permanecer acionado mesmo que cesse a tentativa de ligar o motor.

A desativação do alarme é feita, exclusivamente por uma chave colocada embaixo do


painel do carro.

Convenção
• Alarme acionado: nível 1
• Tentativa de ignição: nível 1
• Desativação do alarme: nível 1
• O circuito deve ser desenvolvido com portas lógicas

Material necessário
• Placa de contatos
• GRD (gerador e receptor de sinais digitais)
• Cls tipo SSI
• Sonda de níveis lógicos

24 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Procedimento

1. Monte a tabela-verdade que representa a situação-problema.

2. Registre o nome e o símbolo lógico do flip-flop que satisfaça a situação proposta.

3. Desenhe o diagrama de blocos do circuito que soluciona o problema.

4. Monte o circuito na placa de contatos.

5. Aplique os sinais às entradas do circuito montado obedecendo à tabela-verdade.


Anote os resultados.

Entradas Saída
A D B

Convenção
A = acionamento
D = desativação
B = alarme

SENAI-SP - INTRANET 25
Circuitos biestáveis lógicos - Ensaios

6. Compare os resultados obtidos com os da tabela-verdade. Registre sua conclusão.

Situação-problema 27
Desenvolver um circuito lógico seqüencial para uma máquina de furar cujos
posicionador de peças e perfurador sejam acionados automaticamente.

Quando o posicionador. estiver acionado, a máquina não perfura. Quando o perfurador


estiver acionado, o posicionador estará desativado. A troca de operações é feita por
pulsos positivos.

Convenção
• Perfurador acionado: nível 1
• Posicionador acionado: nível 1
• Troca de operações: pulso positivo

Material necessário
• GRD (gerador e receptor de sinais digitais)
• Placa de contatos
• Cls
• Resistores
• Leds

26 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Procedimento

1. Monte a tabela-verdade que representa a situação-problema.

2. Registre o nome e o símbolo lógico do biestável que satisfaça a situação proposta.

3. Desenhe o diagrama de blocos do circuito que soluciona o problema.

4. Monte o circuito na placa de contatos.

5. Aplique os sinais às entradas do circuito montado obedecendo à tabela-verdade.


Anote os resultados.

Entrada Saídas

P Po Pe

Convenção
P = pulso
Po = posicionar
Pe = perfurar

SENAI-SP - INTRANET 27
Circuitos biestáveis lógicos - Ensaios

6. Compare os resultados obtidos com os da tabela-verdade. Registre sua conclusão.

7. Desenhe abaixo o diagrama de transição.

28 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Situação-problema 28
Uma das etapas do circuito de contagem de um totalizador de vazão é composta de
flip-flop tipo T. Uma pesquisa de defeito no circuito mostra que um dos flip-flops está
danificado.

Utilizando apenas biestáveis do tipo JK mestre-escravo, desenvolva uma configuração


com esse circuito integrado que execute a função de um flip-flop T.

Material necessário
• Fonte de tensão
• Multímetro digital
• Placa de contatos
• GRD (gerador e receptor de sinais digitais)
• Osciloscópio
• Resistores
• Cls tipo SSI ou MSI

Procedimento

1. Faça a tabulação das combinações possíveis de entradas e saídas do circuito.

SENAI-SP - INTRANET 29
Circuitos biestáveis lógicos - Ensaios

2. No manual do fabricante, examine a tabela-verdade referente ao Cl JK-MS (mestre-


escravo) fornecido pelo professor. Transcreva a tabela para o espaço abaixo.

3. Trace o diagrama esquemático do circuito que execute o problema proposto.

4. Monte o circuito na placa de contatos.

5. Faça uma tabulação das tensões e dos níveis lógicos nas entradas e saídas do
circuito.

6. Compare os resultados acima obtidos com os da tabela-verdade e registre suas


conclusões.

30 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Situação-problema 29
Num registrador eletrônico, o motor de passo que aciona a pena é controlado por um
circuito lógico que utiliza biestáveis tipo D.

O motor gira nos dois sentidos (para a direita e para a esquerda) dependendo do sinal
de controle enviado ao registrador.

Desenvolva um circuito de comando do motor utilizando biestáveis JK-MS (mestre-


escravo) que funcionem como flip-flop tipo D.

Material necessário
• Motor de passo
• Interface para acionamento do motor de passo
• Cls JK-MS
• Placa de contatos
• Multímetro digital
• Fonte de alimentação

SENAI-SP - INTRANET 31
Circuitos biestáveis lógicos - Ensaios

Procedimento

1. Faça a tabulação das combinações possíveis de entradas e saídas do circuito.

2. Consulte o manual do fabricante e especifique um circuito integrado que


desempenhe a função proposta.

3. Trace o diagrama esquemático do circuito.

4. Monte o circuito na placa de contatos.

32 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

5. Faça uma tabulação das tensões e dos níveis lógicos nas entradas e saídas do
circuito.

6. Compare os resultados acima obtidos com os da tabela-verdade e registre suas


conclusões.

SENAI-SP - INTRANET 33
Circuitos biestáveis lógicos - Ensaios

34 SENAI-SP - INTRANET
Circuitos biestáveis lógicos - Ensaios

Referências bibliográficas

SENAI-SP. DMD. Circuitos lógicos digitais - Ensaios. Por Moema de Castro Oliveira.
São Paulo, 1991. (Reparador de equipamentos eletrônicos III).

SENAI-SP - INTRANET 35
Circuitos biestáveis lógicos - Ensaios

36 SENAI-SP - INTRANET
46.15.13.923-6

Aprendizagem industrial
Reparador de equipamentos eletrônicos III
Circuitos lógicos digitais - Ensaios

Sistemas de numeração e códigos binários


Portas lógicas básicas
Portas lógicas derivadas
Circuitos combinatórios
Famílias lógicas
Display
Codificador e decodificador
Somador e substrator binários
Comparadores de magnitude
Circuitos biestáveis lógicos
Contadores
Circuitos de tempo Cl
Circuitos de comutação aleatória e seqüencial
Conversor digital-analógico e conversor analógico-digital
Operações aritméticas e lógicas entre palavras binárias

Você também pode gostar