Escolar Documentos
Profissional Documentos
Cultura Documentos
EXTENCION-LATACUNGA
ESTUDIANTS:
SANTAFE JEFFERSON
DARWIN TACO
MICHAEL TORRES
2. MARCO TEÓRICO
conjunto de biestables que se conectan en serie, y una circuitería adicional que controla
los modos de cargar y acceder a los datos que almacenan. Su principal función, en el seno
El C.I. 74LS164 es un registro de desplazamiento de 8 bits, con entrada serie y salida paralelo
(síncronas) y una entrada CLR de “borrado” asíncrona, activa para nivel BAJO. Tiene dos
entradas serie, A y B, que acceden a los flip-flop tras efectuarse una operación NAND sobre
ellas, por lo tanto, o bien entra la misma señal por ambas, o bien una de ellas se mantiene
siempre en ALTO para permitir la entrada de datos (lo que nos proporciona una herramienta
adicional de sincronización).
Para poder caracterizar el circuito, se debe “cargar” un byte de información, es decir ocho
bits, que se introducen en serie en el dispositivo. La señal de reloj CLK marca el tiempo que
se adjudica a cada bit en la serie (un ciclo de reloj), por lo tanto, ocho ciclos de reloj son el
tiempo necesario para cargar el byte completo y que la salida en paralelo sea la correcta.
Especificaciones
Tipo de salida: Standard
Tipo de lógica: Registro de desplazamiento
Número de elementos: 1
Número de bits por elemento: 8
Función registro de desplazamient: Serie a paralelo
Tensión de alimentación máxima: 5.25 V
Tensión de alimentación mínima: 4.75 V
Frecuencia de reloj: 25 MHz
Temperatura de funcionamiento máxima: 70 ° C
Temperatura de funcionamiento mínima: 0 ° C
Encapsulado DIP
14 pines
Los datos se introducen bit a bit (serie) a través de cada una de las 2 entradas de datos (Dsa y
Dsb) Estas 2 entradas pueden realizar la operación AND. Esto significa que una entrada
puede utilizarse como entrada de habilitación de datos activa en un nivel ALTO, mientras que
el dato serie se introduce por la segunda entrada de dato.
Es un registro de desplazamiento con dos entradas serie y salida paralelo de 8 bits. Este
registro cuenta también con una entrada asíncrona de CLEAR, y una entrada de reloj que
funciona con transición positiva.
Fig. 5. Tabla de verdad
3. CONCLUSIONES
4. BIBLIOGRAFÍA