Você está na página 1de 586
Electrénica industrial Dispositivos y Sistemas Timothy ‘J.. Maloney Monroe ‘County Community: CSlleye Monroe, Miehiran Tradueciin de Ing. Ivan’ E. Ramos € M.S. EPFL, Lausanne (Suiza) Profesor Universidad del Valle Cali, Colombia PRENTICE-HALL HISPANOAMERICANA, S.A. México « Englewood Cliffs « Londres = Sydney # Toronto # Nueva Delhi » Tokio = Singapur » Rio de Janeiro ELECTRONICA INDUSTRIAL Pronibida la reproduccion total o parcial de esta obra, For cualquier medio o método, sin autorizacion escrita det editor DERECHOS RESERVADOS © 1983, respecto a la primera edicion en espanol Por PRENTICE-HALL HISPANOAMERICANA, S.A. 159500 Naucalpan de Juarez, Edo. de Mexico earner ge la Camara Nacional de la Industria Editorial Reg, Nom. 1524 ISBN 968-880-0597 ‘Traducido de la primera edicion en ingles de INDUSTRIAL SOLID STATE ELECTRONICS: DEVICES AND SYSTEMS Copyright © wemuaxx by Prenticetall Inc ISBN 0192502259 ago7egot23 IP 85 8612945790 Irmpreso en Mexico Printed in Mexico = TIPOGRAFICA BARSA, S.A Pino 349 Local 1-72 Mexico 4 OF 0g og | Contenido PROLOGO xvii EL TRANSISTOR COMO UN DISPOSITIVO DE CORTE Y SATURACION 10 1-1. El transistor como interruptor, J L-L-l. Céleulos relacionados con el transistor como interruptor, 2 1-1-2. Comparacién dei transistor como interruptor con un interruptor meeénico, 4 11-3. Prueba de los transistores que operan como interruptor, 6 1-2. Variantes del circuito basico del transistor como interruptor, 7 1-8, Aplicaciones del transistor como interruptor, 12 1-8-1. Lémparas indicadoras, 12 1-32. Interface entre diferentes niveles: de voltaje, 16° vi / Contenido 2 EL TRANSITOR COMO INTERRUPTOR ACTUANDO COMO ELEMENTO DECISORIO 24 2. 23, Sistemas con cireuitos légicos, 27 Circuitos logicos implementados con relés magnéticos, 22 Circuito légico de relés para un sistema clasificador de piezas manufacturadas, 25 Logica implementada con transistores, 30 Puertas Iégicas—Médulos para construccién de circuitos ogicos, 32 1. Puertas no-inversoras: AND, OR, 32 Puertas inversoras: NAND, NOR, NOT, 34 25-3. Ldgica positive versus légica negativa, 36 Circuito légico de estado sélido para el sistema clasificador de piezas manufacturadas, 37 Dispositivos de entrada para la légica de estado sdlido, 40 Dispositivos de salida para la légiea de estado sélido, 47 Comparacién entre la logica de estado sélido y la ligica de relés, 49 Circuito de estado sélido para controlar el ciclo de operacién de una rebajadora automética, 52 Cireuito légico para un anunciador de primera falla, 55 Circuito légico para controlar el ciclo de operacién de un taladro automatico, 58 Familias logicas—Sus caracteristicas y principales cualidades, 61 La familia RTL, 62 La familia DTL, 67 La familia HTL, 69 La familia TTL, 72 La familia CMOS, 74 Contenido / vii 3 BL TRANSISTOR COMO INTERRUPTOR EN CIRCUITOS CON MEMORIA Y CONTADORES 73 BA. 32, 23, 34. Flip-flops, 80 Circuito de control para un soldador utilizando flip-flops RS, 83 Flip-flops RS con entrada de reloj, 84 Control de una cepilladora utilizando flip-flops RS con entrada de reloj, 87 Flip-flops JK, 90 Registros de desplazamiento, 93 "6-1. Registros de desplazamiento implementados can flip-flops JK, 93 "66-2. Sistema de inspeceidn » transporte usando un registro dedesplazamiento, 94 ‘Mic. Rewistros de desplazamiento integrados, 97 Contadores, 99 34.1, Elsistema binerio, 99 2. Conteo en binario, 99 3. Decimal codificado en binario (BCD), 100 Contadares con base en flip-flops, 101 Contadores decadales, 103 Contadores decadales’ en caveada, 106 Decodificacién, 108 Sistema estampador que utiliza contadores decadales y decodificadores, 110 Monoestables, 113 7 Relojes Sistema de llenado automético de recipientes que usa un reloj y monoestables, 119 Contadores regresivos y codificadores, 122 BAB-1. Contadores decadates regresivos, 122 32. Codificadores decimal @ BCD, 123 3 li / Contenida 3-14 3s, 4 EL SCR 44 42. 43. 44 45. 46. 47, 5 EL UIT Temporizadores, 125 Jolt. Retardos en cireuitus eon relés, 126 3142, Circuito serie resistencia-eandensador: Constantes de tiempn, 128 314.3, Temporizadores de estado sélido, 130 Sistema envasador que utiliza un contador regresivo, tun codificador y temporizadores, 134 14 ‘Teoria y operacién de los SCR, 142 Formas de onda en el SCR, 144 Caracteristicas de puerta del SCR, 145 Cireuitos tipieos de control de puerta, 146 Otros cireuitos de control de puerta, 150 Retardos en e! dispara usando condensadores, 150 Uso de dispositivas de disparo en el manejo de la puerta, 152 ‘Métodos alternativos de conexidn de los SCR a la carga, 154 46-1, Control unidireceianal de onda completa, 154 46:2. Control bidireccional de onda completa, 154 4653. Circuitos puente con SCR, 154 Los SCR en cireuitos DC, 155 16: ‘Teoria y operacién de Jos UIT, 164 Jl. Disparo del UIT, 164 1-2 Curvas earacteristicas voltaje-corriente del UST. 165 Osciladores de relajacin con UIT, 168 Cireuitos de tiempo con UIT. 173. 53-1. Relé temporisado con Ud T, 173 51-2. Monaestable mejorado utilizanda wn Ul 174 Uso del UIT en cireuitos de disparo de los SCR, 176 51. Circuito de disparo con LT (Sineronizado con la linea) pare un SCR, 376 Contenido / ix 54-2. Magnitud de los componentes de un cireuito de disparo con UIT, 178 5-4-3. Circuito ‘de conmutacién secuencial que utiliza un UIT, para el control de puerta, 18} 3-4-4, Amplificador de salido logico utilizando une combinacién UJT-SCR, 184 6 EL TRIAC Y OTROS TIRISTORES 191 6-1. Teoria y operacién de los triacs, 192 6-2, Formas de onda en los triacs, 193 6-3. Caracteristicas eléctricas de los triacs, 195 6-4, Métodos de disparo para triacs, 197 64:1. Circuitos RC de control de puerta, 197 64.2. Dispositivos de disparo en cireuitor de control de puerta para triacs, 198 6-5. Interruptores bilaterales de silicio, 200 65.1. Teoria y oneracidn de un SBS, 200 65.2, Utilizacion del terminal de puerta de un SBS, 202 653. Eliminacién de la histeresis del triac con un SBS, 202 66. Dispositivos de disparo unilaterales, 206 6-7. Bl diodo de cuatro capas utilizado para disparar un triee, 268 6-8. Velocidad de aumento critica del voltaje aplicado a un triac bloqueado (dv/dt), 217 6-9. Los UJT como dispositivos de disparo para triacs, 212 6.91. Cireuito de dispara con UJT, y eon realimentacién por resistencia, 212 69.2, Circuito de dispar con UJT, y con realimentacisin por voltaye, 217 7 SISTEMA AUTOMATICO INDUSTRIAL DE SOLDADURA CON CONTROL DIGITAL 226 cat 72 738. Deseripeién fisica del sistema de soldadura de rines, 227 Secuencia de operaciones para hacer una soldadura, 228 Diagrama de bloques del circuito de control para la secuencia, 233 / Contenido 714. 738. 79. 5.9:1, Un sistema complejo segmentado en pequerios subcireuitos obloques—explicacidn del diagrama de bloques aprozimado, 23% 78-2, Céma el cireuito de la secuencia de iniciacidn bloque A) encaja en el sistema total, 234 7.84. Cémoel cireuito de la etopa de disparo y permisién (bloque B) encaia en el sistema total, 236 Cémo el eircuito de la etapa paso a paso (bloque C) ‘encaja en el sistema total, 236 ‘Como el circuito predeterminador de la etapa contadora de tiempos (blogue D) eneaja en el sistema total, 257 ‘Como la etapa contadora de tiempos (blague E) encaja en el sistema total, 237 7-8-7, Como el eircuito paso a paso de caliente-frio y permisidn (bloque F) encoja en el sistema total, 215 7.88. Como el circuito predeterminador dei contador caliente rio (blogue G) encaja en el sistema total. 238 7.89. Como el contador caliente-frio (Bloque H) encaja en et sistema total, 239 7.3-10, Como el eirewito de potencia del soldador (bloque 1) en caja en el sistema total, 239 Deseripcién detallada del circuito de inictacién de la secuencia y del cireuito de la etapa de disparo y permitidor, 2 7-4-1, Notacidn usada en los diagramas esquematicos ¥ ‘en el texto escrito, 239 74-2. Funcionamiento del circuito, 242 Descripeién detallada del circuito de la etapa paso a paso y decodificadora, 246 El eireuito de ta etapa a paso, 246 El decodifieador, 249 La etapa contadora de tiempos y el circuito predeterminador de Ia etapa contadora de tiempos, 250 La etapo contadora de tiempos, 250 Funcionamiento de los cireuitos de predeterminacidn, 252 Conexion entreside los separadores, 255 Circuito paso a paso caliente-frio y permitidor, 257 Cireuitos contador caliente-frio y predeterminador del contador caliente-trio, 260 Circuito de potencia de! soldador, 262 79:1. Una cisidn simplificads del cireuito de potencia det soldador, 262 7.9.2. Circuito de potencia real del soldador, 266 Contenido / xi 8 | AMPLIFICADORES OPERACIONALES 276 84 88. 89. 8.10. Caracteristicas de los Op Amps, 277 Capacidades basicas, 278 Ganancia de voltaje de bucla abierte, 278 Resistencia de entrada. 279 tras consideraciones eoncernientes a los Op Amps, 280 El comparador de voltaje, 289 El Op Amp amplificador inversor, 284 El inversor de fase, 289 Circuitos sumadores con Op Amps, 289 Amplificador noinversor, 201 Correccién del problema de desbalance (OFFSET), 292 El Op Amp amplificador diferencia, 294 Un Op Amp conversor voltaje-corriente, 295 Op Amps integradores y diferenciadores, 296 9 SISTEMAS REALIMENTADOS Y SERVO MECANISMOS 302 o 9-2. Sistemas de bucla abierta versus sistemas de bucla cerrada, 303, Diagramas y nomenclatura de los sistemas de bucla cerrada, 307 8-2-1. Diagrama general de bloques de un sistema de bucla cerrada, 907 9.2.2. Nomenclatura utilizada en los sistemas de bucla cerrade, 309 9.23. Caracteristicas de un buen sistema de bucla cerrada, 310 Ejemplos de sistemas de control de bucla cerrada, 310 Servo mecanismo simple de cremollere x pittin, 311 Méquina duplicadora de perfiles, 312 Sistema de control de temperatura con bimetal, 313 Sistema de control de presién utilizando moto:posicionador, 314 xii / Contenido 9-4. Modos de control en sistemas industriales de bucla cerrada, 316 trol todo 0 nada, 317 95-1. Zona de actuacidn, 319 9-6, Control proporcional, 320 946-1. Bando proporcional, 321 3.62, Los efectos del control proporcional, 327 Gaba, Denbalance on control proporcional. 329 Died, Controfador eléetrico proporeianal de temperatura, 391 9-7. Control proporcional-integral, 394 98. Control proporcional-integral-derivativo, 339 98:1. Controlador eléetrico proporcional-derivativa, 340 B82. Controlador eléetrica proporcional-integral-derivativo, 342 9.9. Respuesta del proceso, 344 9.9-1. Tiempo de retardo (Retardo de le reaccidn) en los procesos industriales, 345 9.9-2. ‘Atraso de transjerencia, 347 9.3, Atraso de transmision y tempo muerto, 350 g.10, Relaciones entre las caracteristicas del proceso y el modo de control apropiado, 352 10 AMPLIFICADORES ¥ DISPOSITIVOS CORRECTORES FINALES 360 10-1. Valvulay solenoide, 362 10.2, Valvulas de dos posiciones operadas por motor eléetrico, 363 10.3. Valvulas de posicién proporcional operadas por motor, 366 10-4, Valvulas electroneumaticas, 367 iot-t, Operador electroneumstico de vélvult, 367 [hit Chnversor de seRal electroneumatico pare wperar un ponicionadar neumético, 369 10.5. Valvulas electrohidrauliens. 372 10-6. Caracteristicas de Hujo de una valvula, 373 10-7, 10.8, 109. 10-10. 10-11. 10-12. 10-13. Contenido / xi Relés y contactores, 377 107-1. Contra! todo 0 nada de corriente a la carga, 377 10-7-2.Histéresis de lox relés, 377 10-7-8. Contactor ¢rifésico para conmutar entre delta y Y, 380 Tiristores, 383 Motores AC de fase partida, 384 Servo motores AC, 392 Servo amplificadores AC de estado sélido, 407 1011-1, Servo amplificador 1: Amplifieador transistorizado de cuatro etapas con salida push-pull, 401 1011-2, Servo amplificador 2: Amplificador transistorizado de cuatro etapas estabilizado an traceador, con realimentacién negativa y fuente de sin filtraje para el devanado de control, 406 1011.3, ‘Servo amplificador 3: Amplijicador hibrido utilizando un op amp CI en la etapa de entrada y con una etapa de salida disereta push-pull, 413 Servo motores DC, 413 Amplificadores para servo-motores DC, 414 11 TRANSDUCTORES DE ENTRADA—DISPOSITIVOS DE MEDIDA 423 11-1. Potenciémetros, 425 11-2, Transformadores diferenciales de variacién lineal (LVDTs), 430 11:3. Transductores de presién, 432 11-34, Tubos bourdon, 432 3.2. Fuelles, 432 11-4, Termocuplas, 435 11-5. Termistores y detectores resistivos de temperatura (RTDs), 439 11-6, Fotoceldas y dispositivos fotoeléetricos, 443 Celdas fotovoltdicas, 444 Celdas foroconduetoras, 448 Acoplamiento y aislamiento dpticos: Fotutransistores, diados emisares de luz, 452 11-7. Galgas extensiométricas, 457 xiv / Contenido ns. ‘Pacémetros, 460 11-84, Tacémetro genevadar DC, 461 182. Tacdmetros drag cup, 461 188, Tacometros AC de campo rotatorio, 462 118-4. Tacémetros de rotor dentado, 462 11-85. Tacémetros de captador jotocléctrico, 464 11-86, Tacdmetros de frecuencia versus tacdmetros de mognitud, 464 ‘Transduetores de humedad, 465 119-1, Higrdmetros resistivos, 465 11.9.2. Sierdmetros, 466 11.9.3, Deteceién de lax condiciones en un material sélido, 468 12. NUEVE EJEMPLOS DE SISTEMAS INDUSTRIALES DE BUCLA CERRADA 473 12-1. Control por termistor de la temperatura det aceite de apagado, 474 12-2, Sistema de control de presién, modo proporcional, 478 12.21, Fosos de colentomiento pora lingotes de acero, 478 12.22. El comparador ‘controlador electrinico, 481 12-3. Controlador de temperatura proporcional-integral con entrada de termocup!a, 486 12.3.1. Cireuite puente termocupla-calor de referencia, 486 123.2. El preamplificador, el vaceador y el demodulator, 487 12.3.8. Control propurcional-integral, 492 12-4, Controlador de Ja tension de una tira, 495 12.5. Control de borde para un rodillo recolector, 500 12.6, Sistema de pesaje automatico, 505 La distribucion mecénica, 505 Gireuita electrénica de pesaje, 506 Lector épticw del peso, 509 El ciclo ligico automatico, 512 Otras cédigos y metodus de codificacisn, 515 12-7. Controlador de bidxido de carbon para un horno de earburacién, 516 El proceso de carburaciin, 516 Medida de la concentraciin de CO,, $18 El detector de error, el controlador y et dispositiva currector final, 523) Contenido / xv 12-8. Control de la humedad relativa en un proceso de humedecimiento de textiles, 527 12.9. Control de humedad de una bodega, 531 13. SISTEMAS DE CONTROL DE VELOCIDAD DE MOTORES 537 I-1. Motors DC-caracteristicas y operacién, 538 131-1. Variacivin de la velocidad de un motor shunt DC, 540 13-2, Control por tiristor de voltaje y corriente de armadura, 542 Sistema de control de velocidad monofésico y de media onda para un motor shunt DC, 542 13-4. Otro sistema monofisico de control de velocidad, 545 13.5, Control reversible de velocidad, 546 13.6. Sistemas operadores trifisicos para motores DC, 548 13.7. Ejemplo de un sistema operador trifésico, 550 13.8. Control de velocidad de los motores de induccién, 553 INDICE 559 Prologo Este libro esta dirigido a dos grupos de personas. El primer grupo esté for: mado por estudiantes que siguen un programa de electronica en institu. ciones de dos aitos de formacion técnica o cuatro alles de formacién tecno- l6gica. El segundo grupo lo forman Ingenieros y Técnicos que tabajan en mantenimiento industrial Los dispositivos y sistemas que se presentan, han sido escogidos como representatives de un amplio rango de aplicaciones industriales. El obje tivo principal es mostrar eémo los dispositivos y circuitos pueden interre lacionarse para formar sistemas atiles. Los objetivos particulares de cada capitulo son establecidos en su comienzo, de este modo se les tiene en cuen- ta'a medida que el material va siendo estudiado Cada vez que se presenta un dispositivo, se deseriben primero sus ca racteristicas fundamentales y luego su uso en sistemas industriales. Los aspectos fisicos intrinsecos del funcionamiento de los dispositivos son de. jados otros libros, los cuales se interesan en estos aspectos y no en sus aplicaciones. Por ejemplo, evando se discuten los amplificadores operacto nales integrados, el problema del desajuste se pone de manifiesto y se dan las téenieas usuales para corregiflo, Sin embargo, su causa interna no se discute, dado que este aspecto no concierne realmente a un libro de apli- caciones e Si dos dispositivos tienden a superponerse en un area de aplicaciones, se hacen las distinciones.precisas. Sus ventajas y desventajas relativas en aplicaciones. industriales. similares se destacan cuando sea necesarig Por ejemplo, historicamente los relés magnéticos han intervenido en la ma. Prétogo yoria de los circuitos légicos industriales. En le altima década, la légica de estado sdlido ha intervenido en muchos de los circuitos logicos previ mente del dominio de los relés, sin embargo, los circuitos légicos con relés tienen aun caracteristicas atractivas para su utilizacién en sistemas in- dustriales; estas caracteristicas se explican claramente y se comparan con los beneficios de una légica de estado sélido. Los circuitos y sistemas usados para mostrar las ideas en discusién son tomados de la realidad industrial. Estos circuitos no son generalmente una réplica; han sido simplificados de modo que el lector pueda concen- trarse en las partes fundamentales y no se aL fee det cigar & | sor) a} 18> 8 stop Lia a stndor & ae FF a sisson 9 1 fF et cic 8 sa * ance )—fs abt fas I a 6 : Ln a Stop )=) 84 / El transistor como interruptor en eircuitos con memoria y contadores Para cumplir con esto, se necesita un circuito, el cual conozca si actual: mente se ejecuta una soldadura y ademas que pueda recibir y recordar los requerimientos de entrada para una segunda soldadura. Dado que el cir cuito debe recordar algo, éste debe contener flip-flops. La Figura 3-3 mues tra un cireuito que puede ejecutar esta accidn. Veamos cémo trabaja. Si una soldadura es solicitada por el cierre de uno cualquiera de los contactos START SOLDADOR, el flip-flop correspondien- te se ACTIVA (su salida Q pase a nivel alto). Es decir, FF1 0 FF3 se AC- TIVA porque se aplicaré un nivel alto a su entrada S. A modo de ilustracién, suponga que el contacto START del soldador A se cierra, lo cual hace que la salida Q de FF! pase a nivel alto. Este nivel alto se aplicara a la entrada 1 de la ANDI, Si el soldador B no ejecuta en este momento una soldadura, la entrada 2 de la ANDI estara tambien en nivel alto. Esto se explicard en el parrafo siguiente. En este caso, la salida de la AND1 sera un nivel alto, el cual seré aplicado a la entrada $ de FF2. La salida @ de FF2 pasa a nivel-alto, lo cual hace que el amplificador energize el contactor del solda dor A. Este contactor conectara el transformador de} soldador A a la linea de alimentacién y se ejecuta la soldadura. La descripcién anterior es igual mente aplicable si la soldadura se solicita al soldador B cuando el soldador ‘A esta apagado; FF3 se ACTIVARA, habilitando la AND2, la cual ACTIVA- RA al FFA Por tanto, si una soldadura es solicitada por el sistema de control, se atenderé inmediatamente, siempre y cuando el otro soldador no esté sol dando en ese instante. Por otro lado, consideremos qué pasaria si el con- tacto START del soldador A se cierra mientras el soldador B est soldado, En este caso, Ia entrada 1 de la puerta NOR estaria en nivel alto porque se encuentra conectada a la salida @ de FF4. La salida de la NOR cae a nivel bajo. Este nivel bajo es aplicado a la entrada 2 de la ANDI, lo cual garan- tiza un nivel bajo de salida de la ANDI y previene que FF2 sea ACTIVADO. Por tanto, el soldador A no puede ser puesto en marcha. ‘Tan pronto el soldador B haya terminado, el contacto STOP del solda. dor B se cierra, y aplica un nivel alto a la entrada R de FF3. FF3 se DES ACTIVA y su Salida @ pasa a nivel alto. Este nivel alto se aplica a la entra- da R de FF4, DESACTIVANDO dicho flip-flop. Por consiguiente, la salida Q de FF4 cae a nivel bajo, removiendo el nivel alto de la entrada de la puer ta NOR, a mismo tiempo, desenergiza el contactor B. La salida de la NOR pasa a nivel alto, habilitando la AND1. En este instante, el nivel alto seré aplicado a la entrada S de FF2, lo cual enciende el soldador A. Por tanto, un requerimiento de soldadura es pospuesto si el otro solda- dor esta en ese momento operando, Sin embargo, el circuito de la Figura 3-3 recuerda el requerimiento y actia en consecuencia cuando se libera el otro soldador. 3-3. FLIP-FLOPS RS CON ENTRADA DE RELOJ Aunque el flip-flop RS sencillo de la Seceidn 3-2 tiene mtichos usos en elec tronica industrial, el flip-flop que comunmente se encuentra es el flip-flop RS con entrada de reloj. Un flip-flop RS con entrada de reloj es el que no responde @ las entradas S y R al instante que Ileguen, sino que respon. Flip-flops RS con entrada de reloj / 85 8 pa — R 8 [>H wo Figura_3-4. (a) Simbolo de un flip-lop RS con entrade de rela. (b) Un mé- todo para construir un flip-flop RS con entrada de rel} de mas tarde, luego que se reciba una seal de reloj en su entrada de reloj. La Figura 3-4(a) muestra el simbolo esquemético del flip-flop RS con en- trada de reloj y 1a Figura 3-4(b) muestra un método para crear la caracte- ristiea de reloj. La Figura 3-4(b) contiene un diferenciador RC. Un diferenciador RC es un cireuito RC con una constante de tiempo muy pequeiia. Cuando la linea CLK de la Figura 3-4(b), pasa a nivel alto, el condensador se carga répida- mente al voltaje aplicado. Durante el perfodo de carga aparece un pico de voltaje a través de la resistencia, el cual es aplicado las dos puertas AND. Por tanto, las puertas AND’ son habilitadas en el instante mismo en 4ue la linea pasa de nivel bajo a nivel alto. Si hay un nivel alto en una cual- Guiera de las entradas $0 R en este instante, el flip-flop respondera a dicho nivel alto de entrada y seré ACTIVADO 0 DESACTIVADO segin se desee. Note que en el unico momento en que aparece un nivel alto al comin de las entradas de las dos puertas AND es el instante mismo en que la linea de reloj pasa a nivel alto. La linea de reloj permanece un tiempo en nivel alto pero no entregaré un nivel alto al comin de las entradas porque el condensador se cargaré completamente y no habra voltaje a través de la resistencia. En el instante en que la linea de reloj pasa de nivel alto a nivel bajo, aparece un pico de voltaje negativo en la resistencia. Un pico nega- tivo no influye en las puertas AND. Por consiguiente, el unico instante en el cual el flip-flop responde a las entradas Sy R es el instante mismo que la sehal de reloj pasa de nivel bajo a nivel alto. Por esa raz6n, a dichos fi flops se les denomina flip-flops de borde positivo o de flanco de subida; el flip-flop de la Figura 3-4(b) serd un flip-flop de disparo en el flanco de su- bida 0 flip-flop de disparo.en el borde positivo. En la Figura 3-4(a), el pe ‘queiio triangulo dibujado dentro del bloque en él terminal CLK indica que el flip-flop es de disparo por flanco. Muchos flip-flops-con entrada de reloj son disparados en el flanco de bajada (borde negativo). Estos flip-flops operan exactamente igual a lo ex- puesto en los parrafos anteriores, excepto que responden a las entradas S y R solamente en el instante que la linea de reloj pasa del nivel alto al nivel bajo. En un conjunto industrial, se encontraran los dos tipos de flip-flops, de disparo en el flanco de subida y de disparo en el flanco de bajada. Sin embargo, para evitar confusiones, asumiremos a lo largo de este libro que 86 / El transistor como interruptor en cireuitos eon memoria y contadores TABLA 8-1. Tabla de verded de un flip-fop RS con entrada de rele}, donde se muestes la cela ‘ign entrada salida ‘s e Ons 0 ° @ ° 1 ° 1 0 1 a : 1 AMBIGUA, todos los flip-flops con entrada de reloj son de disparo en el flanco de ba- jada. Esquematicamente, los flip-flops de disparo en el flanco de bajada Se distinguen de los flip-flops de disparo en el flanco de subida por la pre- sencia de un pequeso circulo dibujedo en la parte de afuera del bloque y en el terminal CLK. La Figura 3.5 muestra ejemplos de esta notacién. Los flip-flops generalmente se deseriben por medio de tablas de verdad. Las tablas de verdad de los flip-flops se interpretan un poco diferente a las tablas de verdad de las puertas l6gicas, pero tienen el mismo propésito. Elles muestran la salida del flip-flop para cada combinacién de las entra- das. La Tabla 3-1 es la tabla de verdad del flip-flop RS con entrada de relo}. ‘Veamos como se interpreta la tabla de verdad. El digito binario en la columna S se refiere al nivel l6gico de la entrada S en el instante que el flanco de reloj se presenta. Como es usual, el digito 1 significa nivel alto y el digito 0 significa nivel bajo. El digito en la columna R se refiere al nivel logico de la entrada R cuando el flanco de reloj se presenta. El término Q., en la parte superior de la tercera columna se entiende como el estado de la Salida’ Q, justo después que el flanco se ha presentado. Bl subindice +1 quiere decir que el flip-flop ha sido disparado “una vez més” ‘Comencemos por la primera fila de la tabla, vemos que si Sv R, ambas se encuentran en 0 cuando el flanco se presenta, el estado de la salida Q es @,, lo cual significa que @ después del flanco de reloj (Q,+) es igual a @ antes del flanco de reloj (Q,.), es decir, el flip-flop no ha cambiado de estado. Si @ estaba en nivel alto, permaneceré en nivel alto; si @ estaba en nivel bajo, permanecera en nivel bajo. En algunas tablas de verdad se eseribe “no cambia” en lugar de Q,, Esta situacién es justamente lo que esperariamos que el flip-flop hiciese en estas condiciones, dado que sabe- mos que él, mantendra su estado presente hasta tanto no se le ordene que cambie. ‘La segunda fila indica que si S es 0 y Res 1, cuando se presenta el flan- co, la salida @ seria 0, Se dice que el flip-flop esta DESACTIVADO. La tercera fila indica que si S es Ly Res 0, cuando se presenta el flan- co, la salida @ sera 1 después que el flanco haya ocurrido. Se dice que el flip-flop esta ACTIVADO. La cuarta fila indica que si S y R son ambas nivel alto cuando se pre- sente el flanco, e] estado de salida es ambiguo, No se puede asegurar a qué Control de una cepiliadora, utilizando flip-flops RS con entrada de reloj / 87 estado pasard el flip-flop. A esta combinacién de las entradas se le llama algunas veces combinacion “ilegal” 0 “no permitida”. E] disenador de una aplicacién deberd asegurarse que esta combinacién de las entradas nunca ocurra en el circuito real 3-4 CONTROL DE UNA CEPILLADORA UTILIZANDO FLIP-FLOPS RS CON ENTRADA DE RELOJ Imaginemos la operacién de maquinacién en la cual una mesa es desplaza- da hacia adelante y hacia atrés por un motor reversible, Esto sucederia en una operacién de cepillado en la cual el buril de cepillado permanece esta cionario y la pieza a trabajar se encuentra montada en una mesa oscilato- ria. La Figura 3-5(a) muestra dicha disposicién. Cuando el motor gira en una direccién, el conjunto cremallera-pifién mueven la mesa hacia la dere- cha; cuando el motor gira en la otra direccién, la cremallera y el pifién mue- ven la mesa hacia la izquierda. Cuando la mesa se ha movido totalmente a la derecha, acciona IRC DERECHO, el cual indica al circuito de control que invierta el sentido de giro al motor y la mesa se mueva hacia la izquier: da; cuando se ha movido completamente a la izquierda, acciona IFC IZ- QUIERDO, el cual indica al circuito de control, que la mesa debe moverse ahora a la derecha. Esta accién continia tanto tiempo como sea necesario para completar la operacion de cepillado. Cuando el operador juzgue terminada la operacién, conmuta un inte- rruptor selector a la posicién DETENER CEPILLADO. La mesa continua- r4 moviéndose hasta llegar al extremo izquierdo, Veamos como trabaja. Asumamos que la mesa se esta desplazando ha- cia Ia derecha y que el interruptor selector de dos posiciones se encuentra en la posicion CONTINUE CEPILLADO. El hecho que el interruptor se haya dibujado cerrado en la Figura 3-5(b) significa que el contacto esta cerrado cuando el operador ha seleccionado esta posicién. Contrariamente, el contacto se abre cuando el operador selecciona la posicion DETENGA CEPILLADO, Si la mesa se esté desplazando hacia la derecha, es debido a que el arrancador de motor DESPLAZAMIENTO A DERECHA esta energizado, lo cual implica que FF1 esta activado. También, dado que el arrancador de motor DESPLAZAMIENTO A IZQUIERDA esta desenergizado, este es el resultado de tener FF2 DESACTIVADO. Por consiguiente, la situacién es la siguiente: el nivel alto en Q, pone un nivel alto en S de FF2 y a través de 12 un nivel bajo en & de FF2; el nivel bajo en Q, pone un nivel bajo en la entrada 1 de la puerta AND, ta cual aplica un nivel bajo a la entrada S y un nivel alto R de FFI. Cuando el interruptor IFC DERECHO es accionado, energiza el conver- tidor de sefal, el cual aplica un nivel alto a la entrada 2 de la puerta NOR, La salida de la NOR pasa a nivel bajo y entrega un flanco de bajada a las, entradas CLK de los dos flip-flops. Dado que las entradas de FF] le estan ordenando que se DESACTIVE, FF 1 hace justamente esto; Ia bobina del arrancador DESPLAZAMIENTO A DERECHA se desenergiza. Las entra- das de FF2 en el instante que el flanco se presenta, son: S=1y R= 0, en- tonces, FF2 se ACTIVA. Cuando Q, pasa a nivel alto habilita el amplifi- 88 / El transistor como interruptor en circuitos con memoria y contadores [ |__—hiess e Hate | cranes - | Fe izquierds 7 derecho, Ou a M8 V ae capil Jast>—{an Despiszariento ‘serocna Fe [Gn l Deepzamiento © Figura 3-5. (a) Apariencia fisica de la cepiliadora. tb) Circuito de control ‘del sistema de cepillade, donde se ilustra la aplicscion de los Mip-lops RS con entrada de Fela cador de salida y-é1 energiza la bobina del arrancador DESPLAZAMIENTO AIZQUIERDA. Por tanto, invierte su desplazamiento y comienza a moverse hacia la izquierda. Control de una cepilladors, utilizando flip-flops RS con entrada de reloj / 89 Cuando la mesa alcanza el extremo izquierdo, el interruptor IFC IZ- QUIERDO es accionado. En este instante se sucede la situacién contraria. Q, es nivel alto y Q, nivel bajo, entonces FFI tiene S=1, R= 0 y FF2 tiene S=0, R= i. Esto es vilido si IS (interruptor selector) esta todavia en la posicion CONTINUE CEPILLADO y se est aplicando un nivel alto a la entrada 2 de la puerta AND. Cuando IFC IZQUIERDO se cierra y los terminales de reloj reciben el flanco de bajada proveniente de la NOR, FFI se ACTIVA y FF2 se DESACTIVA. El motor invierte nuevamente el giro y la mesa comienza a moverse hacia la derecha. Supongamos ahora que el operador decide dar por terminada la opera- cidn de cepillado. En este momento, conmuta IS a la posicion DETENER CEPILLADO. Esta accién elimina el nivel alto de la entrada 2 de la puerta AND, forzando su salida a nivel bajo. Por consiguiente, FF1 tiene un nivel bajo en S y un nivel alto en R, sin importar el estado de la entrada 1 de la puerta AND. La proxima vez que la mesa accione IFC IZQUIERDO, ambos flip-flops se desactivarén porque tienen sus entradas S=0 y R=1. Esto es vilido para FFI por el nivel bajo proveniente de la salida de la AND; y es vilido para FF2 porque Q, esta en nivel bajo mientras la mesa se des. plaza a la izquierda. Con ambos flip-flops DESACTIVADOS, las dos sali: das Q, y @, estan en nivel bajo y por consiguiente, los dos arrancadores desenergizados, El motor se detiene dejando la mesa en el extremo iz- quierdo. Si la mesa se estaba moviendo hacia la derecha cuando el operador con muté IS, la inversién de giro del motor se sucede cuando la mesa accion el interruptor IFC DERECHO, porque FF2 esté listo para ser ACTIVADO, independiente de la condicién de salida de la puerta AND. La mesa sie1 pre se detendrd en el extremo iaquierdo. Podria preguntarse como se inicia el ciclo cada vez que una nueva pieza es colocada en la mesa. Este problema se ha dejado como ejercicio al final del capitulo. Cuando se intenta entender la accién de un flip-flop RS con entrada de reloj en un circuito, es importante fijarse en las condiciones de las entra das $ y Ren el momento exacto que el flanco se presente. En muchas cir. cunstancias, el hecho de disparar un flip-flop produce cambios casi instanta- neos en el estado de las entradas, Este es el caso en la Figura 3-5(b). No de- be prestarse mucha atencién al hecho de que las entradas cambien de estado inmediatamente después de recibir el pulso de reloj. La tinico importante en el flip-flop es el estado de las entradas en el momento exacto que se presen- te el flanco de reloj’. Para aclarar esta idea, es conveniente pensar que el flanco de reloj se produce infinitamente rapido. Es decir, pasa de nivel alto a nivel bajo practicamente en cero tiempo. Si esto fuese cierto, enton- ces cualquier cambio en las entradas debido al disparo del flip-flop ocurri- ria un poco mas tarde, de modo que el flanco negativo habra ya pasado cuando se produzcan los cambios, Desde luego un flanco de reloj real tiene un tiempo de transicién un po- co mayor que cero, pero esta aproximacién nos ayuda a explicar y entender “Este planteamiento es vélido solamente para los Mip-lop construidos bajo el principio dene. rminado Ordenador-Seguidor (master-slave). En este libro se asume que todos los Mip-flop son construidos bajo este principio. 90. / El (ronsistor como internuptor en circuitos con memoria ¥ contadores el funcionamiento de los flip-flops RS con entrada de reloj. Esto evita con- fusiones en situaciones en las cuales las entradas cambien cuando el flip flop sea disparado. 3-5 FLIP-FLOPS JK El flip-flop mas ampliamente utilizado es el flip-flop JK. Tiene dos entradas, tal como el flip-flop RS, y se denominan J y K. El funcionamiento de un flip-top JK es muy similar al de un flip-flop RS con entrada de reloj, y la sola diferencia radica en que el flip-flop JK presenta lo que se denomina un modo conmutable. La Tabla 3-2 presenta la tabla de verdad de un flip-flop JK. Veamos co- ‘mo se interpreta. La primera fila muestra que si las entradas J y K son am- bas nivel bajo cuando el flanco de bajada se presente, el estado de @ des- puéx del flanco (Q,,,) es igual al estado de @ antes del flanco (@,). Fl flip-flop no cambia de estado, TABLA 3-2, Tabla de verdad de! Mip-flop JK. J x net La segunda y tercera filas muestran la misma situacién ya estudiada cen los flip-flops RS con entrada de reloj. Si J=0y K= 1, la salida @ pasa a0, SiJ=1y K=0, la salida Q pasa a1 ‘La ltima fila muestra una nueva posibilidad. Ahora, las dos entradas en nivel alto es una condicién valida. Si ambas, J y K son iguales a 1, el flip-flop cambiara al estado opuesto, 0 conmutard. Es decir, Ja salida de Q después del flanco es el complemento de la salida de @ antes del flanco (Qs) = Qq). Dicho de otra forma, si J y K son ambas nivel alto cuando el fianco de reloj se presente, el flip-flop se ACTIVARA si estaba DESAC- TIVADO y se DESACTIVARA si estaba ACTIVADO. ‘La Figura 3-6(a) presenta el simbolo esquemético de un flip-flop JK, la Figura 3-6(b) presenta una manera de construir un flip-flop JK a partir de un flip-flop RS. En la Figura 3-6(b) puede verse porque el flip-flop JK conmuta cuando sus dos entradas J y K se encuentran en nivel alto. Si el flip-flop esta DE SACTIVADO, @ es nivel alto v @ es nivel bajo. Por consiguiente, la ANDI estard habilitada cuando se presente el pico positivo de voltaje proveniente del diferenciador RC. Esto sucedera, debido a la presencia del inversor, cuando se presente el flanco de bajada en la linea CLK. Cuando la salida de ANDI pasa a nivel alto, la entrada S pasa a nivel alto y ACTIVA el flip- flop. Flip-flops JK / 91 cux cuK oo k | | oe 8 a p ee) Figura. 3-6. (a) Simbolo esquemético de un flip-flop JK. sbi Un método pars constrain un Mipsllop JK. Por otra parte, si el flip-flop esté va ACTIVADO. Q es nivel alto v Qes nivel bajo. Dado que K es también nivel alto, v la AND? esta habilitada cuando se presenta el pico positivo de voltaje proveniente del diferenciador. Todo esto hace que se aplique un nivel alto a R y por tanto el flip-flop se DESACTIVA. La capacidad de conmutacién de los flip-flops JK los hace extremada. mente tiles en numerosas aplicaciones, especialmente aquellas en las cua. les se necesita contar. En la Seceién 3-7 veremos cémo los flips-flops JK pueden ser utilizades para contar. Preset y clear. Es importante conocer una caracteristiea més de los flip- flops. Muchos de ellos tienen unas entradas que se denominan preset. y clear. Estas entradas usualmente se muestran provenientes de la parte superior e inferior de un flip-flop, tal como se muestra en la Figura 3-7(a) Las entradas preset y clear son independientes de las entradas J y K; no requieren de un flanco de reloj para manejar el flip-flop. La entrada pre- set ACTIVA el flip-flop independiente de que pasa en las entradas J, K y CLK. Ta entrada clear DESACTIVA el fip-flo, nuevamente sin importar ‘qué pasa en las entradas J, K y CLK. = tn la mayor de os ipflops, la entrada preset debe peser a nivel bajo para ACTIVAR el flip-flop y la entrada clear debe pasar a nivel bajo para DESACTIVARLO. Sin embargo esto no es universal, y algunos flip-flops responden a sus entradas preset’y clear cuando pasan a nivel alto. Con el fin de evitar confusiones, asumiremos en este libro que las entradas pre- set y clear deben pasar a nivel bajo para afectar el estado del flip-flop (ac- tivas bajas). Usaremos un pequefo circulo dibujado fuera del bloque y en los terminales preset y clear para que en todo momento recordemos que el flip-flop responde a un nivel légico bajo. Una razén obvia por la cual se hace necesaria Ia presencia de las entra das preset y clear es que el estado de los flip-flops es aleatorio cuando se aplica la alimentacién. Por esta razén, el disefiador del circuito no esta se- guro de las condiciones de arranque cuando se aplica la alimentacién del circuito. Las entradas preset y clear son necesarias para poner los flip- flops en los estados apropiados antes que el circuito inicie su operacién. 92 / El transistor como interruptor en eireuitos con memoria y contadores b a PR —d> cK [PR pa] [PR PF PA PR FF Fra FF3 Fea FFs. FF6 cu. cL ce cu ou ce niciaLizar | “6 ale camel eR | ro} Figura. 8-7, Flip-flop JK con entradas preset y clear. (b) Iniializacion de tuna cadena de flip-flops. En estos casos, las entradas preset y clear son generalmente controladas por interruptores manuales. Por ejemplo, si un circuito formado por seis flip-flops tiene como condi- ciones iniciales, que los flip-flops 1, 3 y 5 estén ACTIVADOS y los flip-flops 2.4 y 6 estén DESACTIVADOS antes que el circuito sea funcional, la si- tuacidn podria manejarse tal como se muestra en la Figura 3-7(b). Cuando el botén pulsador INICIALIZAR sea pulsado, la salida del eliminador de tebote cae a nivel bajo. El nivel bajo se aplica a los flip-flops tal como se indica, los flip-flops 1, 3 y 5 son ACTIVADOS y los flip-flops 2, 4 y 6 son DESACTIVADOS. Generalmente, los mandos preset y clear rechazaran las sefales prove nientes de las entradas J, K y CLK. Bs decir, si un flip-flop JK recibe una orden de eee proveniente de sus entradas J, K y CLK mientras In entrada CL esta/en nivel bajo, ignorard las senales sincronizadas con el” reloj y obedecera a/la senal clear. Inicializar los flip-flops cuando se aplica la alimentacién es uno de los usos de las entradas preset y clear. Estas entradas son a menudo de gran Registros de desplazamiento / 98 utilidad en el funcionamiento normal de un circuito con flip-flops. Veremos ejemplos de algunos de estos usos a medida que avancemos 8-6 REGISTROS DE DESPLAZAMIENTO Un registro de desplazamiento est formado por una cadena de flip-flops. los cuales transfieren su contenido de uno a otro. Lu mejor manera de en tender el funcionamiento de un registro de desplazamiento es mirar su dia- grama esquemético y observar como trabaja: 3-6-1 Registros de desplazamiento implementados con flip-flops JK La Figura 3-8 muestra cuatro flip-flops JK interconectados de manera que las ealidas de un Tip-flop menejon los entradas del siguiente. Br de, cir, Q, y Q,, estan conectadas ad y K de FF2, Q, y @, estan conee. tadas a J y K de FF3 y asi sucesivamente. El circuito asi constituido es un registro de desplazamiento de cuatro bits; se denomina de cuatro bits por- que tiene cuatro elementos de memoria (t flops) y por consiguiente puede almacenar cuatro elementos de informacidn binaria, 0 bits. Cuando se presenta un flanco de bajada en la linea CLK, es aplicado simultdneamente a los terminales CLK de los cuatro flip-flops. En este ins- tante, todos los flip-flops responden a los niveles de entrada en sus termi- nales J y K. Sin embargo, dado que las entradas J y K de un flip-flop son Drecisamente las sulidar @ ¥ @ del Mipflop precedente, el revultado es que toda la informacién es transferida, o desplazada, un lugar hacia la dere- cha. Por consiguiente si FF1 esta ACTIVADO en el instante que se presen- tei lance de bajada en los terminales CLI, FEeserd ACTIVADO. 8) EF? esté’ DESACTIVADO en el instante que se presente-e] flanco de bajada, FFS serd DESACTIVADO. El unico fliplop que no. tesponde de- esta manera es FFI, al cual se le deben aplicar en sus entradas J y K, seales Provententes de algin cirvilo extern, Como ejemplo especifico, suponga que la linea ACLARAR en la Figura 3-8 pasa a nivel bajo para inicializar todos los flip-flops al estado DESAC- TIVADO. Asumamos tambien que Ia entrada J de FFI est conectada a un Figura 3-8. Registro de dosplazamiento implementado con flip-flops JK. FFI Fre Fra gers ee ge cee te cu cx | pba cux sospucamins 1 | | a, a « *« be } 94 / El transistor como interruptar en eireuitos eon memoria v contadores nivel légico 1 y K esta conectada a un 0, tal como muestra el dibujo. Vea- mos ahora qué pasa cuanda el pulso de marcha se presenta en Ja linea DES: PLAZAMIENTO. ‘Cuando el primer flanco de bajada aleanza el registro, FF4 es forzado a DESACTIVARSE, porque tiene J=0 y K=1. Esto es debido a que FF3 esta ya DESACTIVADO, y tiene Q; =0 y Q, =1. Dado que FF4 esta ya DESACTIVADO la orden de desactivacién no lo afecta; simplemente per manece DESACTIVADO. FF3 es ordenado a DESACTIVARSE via Q, y Q,, y también perma nece inalterado. Esto es igualmente valido para FF2, el cual es ordenado por @, ¥ Qj, ¥ permanece también DESACTIVADO. Sin embargo, FF1 es ACTTIVADO porque tiene un 1 end y un 0 en K. Por consiguiente, al final del primer pulso de desplazamiento, el estado del registro de desplazamien- to, leido de izquierda a derecha, es: 1000. Consideremos ahora qué sucede cuando el segundo flanco de bajada al- cance los terminales CLK. FF4 es ordenado a DESACTIVARSE por FF3 porque FF3 est DESACTIVADO en este instante. FF3 es igualmente orde- nado a DESACTIVARSE por FF2. FF2, sin embargo, es ordenado a ACTI- VARSE porque su entrada J estd en nivel alto, debido a @,, y su entrada K esta en nivel bajo debido a Q;. FF2 se ACTIVA en este instante, FFI todavia tine J=1y K~0 provenientes del exterior, de modo que es AC- ‘TIVADO nuevamente, 0, en otras palabras, mantiene su estado ACTIVA DO. El nuevo estado del registro es: 1100. Lo que esta sucediendo es que toda la informacién almacenada en los flip- flops es desplazada un lugar a la derecha cada vez que ocurre una seal de desplazamiento. El circuito externo contintia manteniendo un 1 a la entra dda del primer flip-flop. Deepués del tercer flanco de bajada, la condicién seria: 110, y después del cuarto pulso de desplazamiento el estado seria: un. Cualquier nuevo pulso de desplazamiento no afectara el contenido del registro, dado que esto causaria la pérdida de un 1 en el extremo derecho (FF4) mientras que otro 1 egaria por el extremo izquierdo (FF 1). 3-6-2 Sistema de inspeccién y transporte utilizando registros de desplazamiento E1 uso de los registros de desplazamiento esta muy difundido sobre todo en aplicaciones industriales que involucran un sistema de banda trans- portadora, donde cada flip-flop del registro de desplazamiento representa una zona del sistema de banda transportadora. El estado de un flip-flop en particular, ACTIVADO 0 DESACTIVADO, representa alguna caracte ristiea de Ia pieza que se encuentra en dicha zona, La caracteristica debe

Você também pode gostar