CONTADOR ASINCRONO

En la actualidad, los sistemas digitales son muy utilizados y variados para diferentes tipos
de aplicaciones las cuales en su mayoría son aplicadas en la industria y en mayor parte de
los equipos electrónicos.
Es por esto que es necesario saber a grandes rasgos las aplicaciones, y como funcionan los
diferentes tipos de sistemas digitales, así nosotros poder desarrollar la capacidad de
aplicar y de poder trabajar con ellos sin ningún tipo de dificultad.
Es por esto que a continuación le presentamos el siguiente trabajo, destinado a
comprender de mejor manera las distintas funciones y aplicaciones de los contadores.

1. Contadores asíncronos de rizos.

Este tipo de contadores donde cada salida del flip-flop sirve como señal de entrada CLK
para el siguiente flip-flop, estos contadores no cambian de estado todos juntos por lo que
se dice que no están en sincronía, solo el primer flip flop responde a los pulsos del reloj
,luego para que al segundo flip-flop responda debe esperar que el primer flip-flop cambie
de estado, y para que el tercer flip-flop se complemente debe esperar que el segundo flip-
flop cambie de estado, y así sucesivamente con los demás flip-flop. Por lo tanto existe un
leve retraso entre las respuestas de cada flip-flop, en los ff modernos este retraso es
relativamente corto va del orden de los 10-40nsg.

. En el diagrama lógico se muestra un contador asíncrono binario ascendente de tres bits

diseñado a partir de flip-flop J-K en configuración toggle con disparo por borde de subida.
Debido a que posee tres flip-flop, su ciclo básico se compone de ocho estados que van
desde cero (000) hasta siete (111) en forma secuencial y repetitiva.

También podemos observar la tabla de verdad del circuito donde Q2 es el termino más
significativo.
 Q2 Q1 Q0 N° de pulsos del reloj

0 0 0 0

0 0 1 1

0 1 0 2

0 1 1 3

1 0 0 4

1 0 1 5

1 1 0 6

1 1 1 7

Asumiendo el estado inicial de la salida en 000, al llegar el primer pulso de reloj Q0 cambia
de estado dicho cambio es detectado por el siguiente flip-flop (J2-K2) el cual considera
que este cambio como su señal de reloj que lo hace cambiar de estado.

. En el diagrama lógico se muestra un contador asíncrono binario ascendente de tres bits

diseñado a partir de flip-flop J-K en configuración toggle con disparo por borde de subida.
Debido a que posee tres flip-flops, su ciclo básico se compone de ocho estados que van
desde cero (000) hasta siete (111) en forma secuencial y repetitiva.
Asumiendo el estado inicial de la salida en 000, al llegar el primer pulso de reloj Q0 cambia
de estado dicho cambio es detectado por el siguiente flip-flop (J2-K2) el cual considera
que este cambio como su señal de reloj que lo hace cambiar de estado.
FLIP-FLOP JK

El símbolo lógico para un flip-flop JK es el siguiente:

Este flip-flop se denomina como "universal" ya que los demás tipos se pueden construir a
partir de él. En el símbolo anterior hay tres entradas síncronas (J, K y CLK). Las entradas J y
K son entradas de datos, y la entrada de reloj transfiere el dato de las entradas a las
salidas.
A continuación veremos la tabla de la verdad del flip-flop JK:

ENTRADAS SALIDAS
Modo de operación
CLK S R Q Q

Mantenimiento 0 0 No cambia

Reset 0 1 0 1

Set 1 0 1 0

Conmutación 1 1 Estado opuesto

Observamos los modos de operación en la parte izquierda y la tabla de la verdad hacia la

derecha. La línea 1 muestra la condición de "mantenimiento", o inhabilitación. La
condición de "reset" del flip-flop se muestra en la línea 2 de la tabla de verdad. Cuando
J=0 y K=1 y llega un pulso de reloj a la entrada CLK, el flip-flop cambia a 0(Q=0).
La línea 3 muestra la condición de "set" del flip-flop JK. Cuando J=1 y K=0 y se presenta un
pulso de reloj, la salida Q cambia a 1. La línea 4 muestra una condición muy difícil para el
flip-flop JK que se denomina de conmutación.
FLIP-FLOP D

El símbolo lógico para un flip-flop D es el siguiente:

Tiene solamente una entrada de datos (D), y una entrada de reloj (CLK). Las salidas Q Y 1.
También se denomina " flip-flop de retardo ".
Cualquiera que sea el dato en la entrada (D), éste aparece en la salida normal retardado
un pulso de reloj. El dato se transfiere durante la transición del nivel BAJO al ALTO del
pulso del reloj.
 CUESTIONARIO
PREGUNTA 1.-
PREGUNTA 3.-

PREGUNTA 4.-

Los pines 6 y 7 suelen ir a tierra, el 74ls90 tiene los pines 9 y 7 sirven por si hay una sobrecarga
en el circuito el excedente de energía se va a tierra y no causa daños al circuito.

El pin 1 suele conectarse con el pin 14 en la fuente pero si solo se conecta el pin 1 es solo para
trabajos en BCD pero si se conectan tanto el pin 1 con el pin 2 es para trabajos tanto en BCD como
en BCC.

Pero si solo se conecta el pin 1 en el clock el contador solo va de 2 en 2 y no cuente el segundo

display.
PREGUNTA 5.-

(74LS90)

El 7490 es un contador binario de 4 bits, que trabaja poco en el sentido creciente... El conteo en
este integrado se hace en la transición negativa de la señal de ... a cero; entonces no tenemos
pulsos de "clock" para que funcione el contador.

El chip de un contador década síncrono es el 74LS93 el cual es un contador de décadas BCD,

dispone de una secuencia binaria que no es completa. Va desde 0000 hasta 1001. Cuando llega a
1001 en lugar de pasar al siguiente estado 1010, inicia un nuevo ciclo a partir de 0000

En la figura se muestra un contador de décadas BCD síncrono, hecho con flip-flops tipo , y el
diagrama de estados de cada una de las salidas.
HOJA DE DATOS DEL 74LS90

Descripción General

Cada uno de estos contadores monolíticos contiene cuatro gating amo-esclavo flip-flops y
adicionales para proporcionar un contador divide bytwo y un contador binario de tres etapas para
que el contar la duración del ciclo es de división por cinco para la DM74LS90. Todos estos
contadores tienen un restablecimiento cerrada cero y el DM74LS90 también tiene cerradas
conjunto a nueve entradas para su uso en BCD nueve aplicaciones de complemento. Para utilizar
su longitud recuento máximo (década o de cuatro bits binario), la entrada B está conectada a la
salida QA. El número de impulsos de entrada se aplica a la entrada A y salidas de los son como se
describen en la tabla de verdad correspondiente. Un simétrica divide por diez recuento se puede
obtener de la DM74LS90 contadores conectando la salida QD a la A de entrada y aplicar el
recuento de entrada a la entrada B que da una división por diez onda cuadrada en la salida QA.

TABLA DE VERDAD DEL 74LS90

INTERIOR DEL 74LS90

(74LS47)

En el tutorial anterior vimos como manejar un display de 7 segmentos controlando directamente los
pines del display. Este modo de controlar un display es muy simple y didáctico, pero en la practica
no se utiliza. En un circuito real, siempre habrá un dispositivo lógico que controla la indicación del
display, como puede ser un microcontrolador, un contador, etc. En este circuito utilizaremos un
decodificador 74LS47. Esto nos sera muy útil para ver como un dispositivo controla el display sin
meternos por ahora en el código de un microcontrolador. Pues bien, empecemos.

Que es un decodificador? Es un dispositivo que "decodifica" un código de entrada en otro. Es decir,

transforma una combinación de unos y cero, en otra. 74LS47, en particular transforma el código
binario en el código de 7 segmentos. Parece confuso, pero en breve quedará más claro.
(74LS75)

4-BIT D LATCH

El TTL / MSI SN54/74LS75 y SN54/74LS77 son pestillos se utiliza como almacenamiento temporal
de información binaria entre unidades de proceso y unidades de entrada / salida o indicador.
Presentar la información en una de datos (D) de entrada se transfiere a la salida Q cuando la
entrada de habilitación es alta y la salida Q se siguen los datos de entrada mientras el Enable
sigue siendo alta. Cuando la opción Permitir pasa a BAJO, el información (que estuvo presente en
la entrada de datos en el momento de la transición ocurrió) se retiene en la salida Q hasta que se
produce la habilitación permite a ALTO. Las características SN54 / 74LS75 complementaria Q y la
salida Q de un 4-bit pestillo y está disponible en los paquetes de 16-pin. Para mayor densidad de
componentes aplicaciones de la SN54/74LS77 4-bit de pestillo está disponible en el paquete 14-pin
con salidas Q omitido.

(74LS04)
(74LS00)