8284 CLOCK GENERATOR

Esta sección describe el generador de reloj (8284A) y la señal de RESTABLECER e

introduce la señal READY para los microprocesadores 8086/8088.
EL 8284A CLOCK GENERATOR
El 8284A es un componente auxiliar de los microprocesadores 8086/8088. Sin el
generador de reloj, se requieren muchos circuitos adicionales para generar el reloj (CLK)
en un sistema basado en 8086/8088. El 8284A proporciona las siguientes funciones o
señales básicas: generación de reloj, sincronización RESET, sincronización READY y señal
de reloj periférico de nivel TTL. La Figura 9-2 ilustra el pin-out del generador de reloj
8284A.

FUNCIONES DE PIN.
El 8284A es un circuito integrado de 18 pines diseñado específicamente para usar con el
microprocesador 8086/8088. La siguiente es una lista de cada pin y su función.
AEN1 Y AEN2 Los pines de habilitación de dirección se proporcionan para calificar las
señales de listo para el bus, RDY1 y RDY2, respectivamente. La Sección 9-5 ilustra el uso
de estos dos pines, que se usan para causar estados de espera, junto con las entradas
RDY1 y RDY2. Los estados de espera se generan con el pin READY de los
microprocesadores 8086/8088, que se controla con estas dos entradas.
RDY1 Y RDY2. Las entradas listas para el bus se proporcionan, junto con los pines AEN1
Y AEN2, para causar estados de espera en un sistema basado en 8086/8088.
ASYNC. La entrada de selección de sincronización preparada selecciona una o dos etapas
de sincronización para las entradas RDY1 y RDY2.
READY. Ready es un pin de salida que se conecta a la entrada 8086/8088 READY. Esta
señal se sincroniza con las entradas RDY1 y RDY2
X1 Y X2. Los pines del oscilador de cristal se conectan a un cristal externo utilizado como
la fuente de sincronización para el generador de reloj y todas sus funciones.
F/C. La entrada de selección de frecuencia / cristal elige la fuente de reloj para el 8284A.
Si este pin se mantiene en alto, se proporciona un reloj externo al pin de entrada EFI; si
se mantiene bajo, el oscilador de cristal interno proporciona la señal de temporización.
La entrada de frecuencia externa se utiliza cuando el pin de F / C se tira alto. EFI
proporciona el tiempo cada vez que el pin de F / C es alto.
CLK. El pin de salida del reloj proporciona la señal de entrada CLK a los
microprocesadores 8086/8088 y a otros componentes del sistema. El pin CLK tiene una
señal de salida que es un tercio de la frecuencia de entrada del cristal o EFI, y tiene un
ciclo de trabajo del 33%, que es requerido por el 8086/8088.
PCLK. La señal del reloj periférico es una sexta parte de la frecuencia de entrada del
cristal o EFI, y tiene un ciclo de trabajo del 50%. La salida PCLK proporciona una señal de
reloj al equipo periférico en el sistema.
OSC. La salida del oscilador es una señal de nivel TTL que está en la misma frecuencia
que la entrada de cristal o EFI. La salida OSC proporciona una entrada EFI a otros
generadores de reloj 8284A en algunos sistemas de procesador múltiple.
RES. La entrada de restablecimiento es una entrada activa-baja para el 8284A. El pin a
menudo está conectado a una red RC que proporciona restablecimiento de encendido.
RESET. La salida de reinicio está conectada al pin de entrada RESET 8086/8088.
CSYNC. El pin de sincronización del reloj se usa siempre que la entrada EFI proporciona
sincronización en sistemas con múltiples procesadores. Si se utiliza el oscilador de cristal
interno, este pin debe estar conectado a tierra.
GND. El pin de tierra se conecta a tierra.
VCC. Este pin de suministro de energía se conecta a +5.0 V con una tolerancia de ± 10%.
FUNCIONAMIENTO DEL 8284A
El 8284A es un componente relativamente fácil de entender. La Figura 9-3 ilustra el
diagrama de temporización interno del generador de reloj 8284A.

OPERACIÓN DE LA SECCIÓN DEL RELOJ.

La mitad superior del diagrama lógico representa el reloj y la sección de sincronización
del generador de reloj 8284A. Como muestra el diagrama, el oscilador de cristal tiene
dos entradas: X1 y X2. Si un cristal está conectado a X1 y X2, el oscilador genera una
señal de onda cuadrada en la misma frecuencia que el cristal. La señal de onda cuadrada
se alimenta a una puerta AND y también a una memoria intermedia de inversión que
proporciona la señal de salida OSC. La señal OSC a veces se usa como una entrada EFI
para otros circuitos 8284A en un sistema.
Una inspección de la puerta AND revela que cuando F/C es un 0 lógico, la salida del
oscilador se dirige al contador de división por 3. Si F/C es un 1 lógico, entonces EFI se
dirige al contador. La salida del contador de división por 3 genera el tiempo para la
sincronización rápida, una señal para otro contador (división por 2) y la señal CLK para
el microprocesador 8086/8088. La señal CLK también se almacena en el búfer antes de
que abandone el generador de reloj. Tenga en cuenta que la salida del primer contador
alimenta al segundo. Estos dos contadores en cascada proporcionan la salida de divide
por 6 en PCLK, la salida del reloj periférico. La Figura muestra cómo un 8284A está
conectado al 8086/8088. Observe que F/C y CSYNC están conectados a tierra para
seleccionar el oscilador de cristal, y que un cristal de 15 MHz proporciona la señal de
reloj de 5 MHz normal al 8086/8088, así como una señal de reloj periférica de 2,5 MHz.
OPERACIÓN DE LA SECCIÓN RESTABLECER.
La sección de reinicio del 8284A es muy simple: consiste en un búfer de activación
Schmitt y un solo circuito de flip-flop de tipo D. El flip-flop de tipo D garantiza que se
cumplan los requisitos de temporización de la entrada RESET 8086/8088. Este circuito
aplica la señal RESET al microprocesador en el borde negativo (transición de 1 a 0) de
cada reloj. Los microprocesadores 8086/8088 muestran RESET en el borde positivo
(transición de 0 a 1) de los relojes; por lo tanto, este circuito cumple con los requisitos
de tiempo del 8086/8088.
Consulte la Figura. Tenga en cuenta que un circuito RC proporciona un 0 lógico al pin de
entrada cuando se aplica por primera vez al sistema. Después de un corto tiempo, la
entrada se convierte en un 1 lógico porque el condensador se carga hacia +5.0 V a través
de la resistencia. Un interruptor de botón permite que el microprocesador sea
reseteado por el operador. La correcta temporización de reinicio requiere que la entrada
RESET sea lógica 1 a más tardar cuatro relojes después de aplicar la alimentación del
sistema, y que se mantenga alta durante al menos 50 μs. El flip-flop se asegura de que
RESET sea alto en cuatro relojes, y la constante de tiempo de RC asegura que se
mantenga alto durante al menos 50 μs.