1

III informe Sistemas Digitales

Grupo No.
Sistemas Digitales I Nota

Nelsy Yadira Moreno Daza cod. 19195

Andres Felipe Ducuara Reyes cod. 19135

I. OBJETIVOS
Realizar código para lograr mostrar en la tarjeta FPGA sistema
binarios.

II. OBJETIVOS ESPECIFICOS

Aplicar los conocimientos y ejercicios propuestos en clase y
publicados en el portal web del docente.

Identificar eventos asociados a procesos secuenciales y

realizados.

LABORATORIO III

1. FPGA: es una matriz de puertas programables, dispositivo

que contiene bloques de lógica cuya conexión y funcionalidad 4. MATERIALES:
puede ser configurada mediante un leguaje VHDL.
2. VHDL: (Very High Speed Integrated Circuits) Es  FPGA
un lenguaje de descripción de circuitos electrónicos digitales  Xilin
que utiliza distintos niveles descripción de lenguaje. Esto
significa que VHDL permite acelerar el proceso de diseño.
3. Qué características tiene la FPGA: Cuenta con bloques de
entrada y salida. Los componentes de la FPGA son muy
versátiles, pueden funcionar a velocidades de medio billón de
operaciones por segundo y soportan transferencias de datos
de varios gigabits por segundo.

Sistemas Digitales septiembre de 2018

 2

III informe Sistemas Digitales

Sistemas Digitales septiembre de 2018

 3

III informe Sistemas Digitales

5. CODIGO:

Sistemas Digitales septiembre de 2018

 4

III informe Sistemas Digitales

Sistemas Digitales septiembre de 2018

 5

III informe Sistemas Digitales

Sistemas Digitales septiembre de 2018

 6

III informe Sistemas Digitales

Sistemas Digitales septiembre de 2018

 7

III informe Sistemas Digitales

Sistemas Digitales septiembre de 2018

 8

III informe Sistemas Digitales

Sistemas Digitales septiembre de 2018

 9

III informe Sistemas Digitales

Sistemas Digitales septiembre de 2018

 10

III informe Sistemas Digitales

Sistemas Digitales septiembre de 2018

 11

III informe Sistemas Digitales

III. CONCLUSIONES:

Durante la realización del presente trabajo, se

implementaron los procesos descritos en clase de lenguaje
VHDL, se programaron en la FPGA se realizó conexión de los
puertos haciendo posible su comunicación y se comprobó el
correcto funcionamiento del sistema implementado.

Sistemas Digitales septiembre de 2018