MANUAL DE PRÁCTICAS

SESIONES 1 Y 2
ELECTRÓNICA DIGITAL
GRADO EN INGENIERÍA ELECTRÓNICA INDUSTRIAL Y
AUTOMÁTICA

3º Curso, 1er Cuatrimestre

Curso académico 2018-2019

DEPARTAMENTO DE TECNOLOGÍA ELECTRÓNICA

Autores:
Luis Entrena
Carlos Garre
Almudena Lindoso
Mario García
 ED/GIEIA/MP/18_19

NORMAS GENERALES DEL LABORATORIO DE ELECTRÓNICA

A menos que se indique lo contrario, la duración de cada sesión de prácticas es de 3 horas.
Debido a la cantidad de alumnos que pasan por el Laboratorio de Electrónica a lo largo de un
curso es conveniente seguir algunas normas generales que pasamos a enumerar.
Está totalmente prohibido:
 Fumar en todo el recinto.

 Introducir cualquier tipo de comida o bebida en el Laboratorio. El caso de la bebida es una

cuestión, además de higiene, de seguridad. Un líquido derramado encima de cualquiera de
los equipos puede dañarlos irreversiblemente, incluso, se pueden declarar incendios.

 Realizar otras actividades ajenas al trabajo específico que ha de desarrollar en el

laboratorio.

 Pasar a las zonas reservadas al personal del laboratorio.

 Dañar deliberadamente alguno de los instrumentos de los que consta el equipamiento del
laboratorio.

 Sacar, aunque solo sea de manera provisional, cualquier tipo de instrumentación o

material propio del laboratorio fuera del mismo. Esta falta se considerará muy grave,
poniéndose rápidamente en conocimiento de la Dirección de la Escuela para que tome las
medidas oportunas.

Así mismo se recomienda observar las siguientes directrices siempre que se esté en el aula:
 Procure utilizar un tono de voz adecuado. Sólo le tiene que escuchar su compañero y, en su
caso, el profesor. Procure no molestar al resto de sus compañeros.

 Los profesores de prácticas están para ayudarle, no dude en llamarlos para que le resuelvan
cualquier tipo de duda. No obstante, procure resolver los problemas usted mismo y no los
llame a la mínima dificultad, es parte del aprendizaje.

 Las horas de laboratorio están concebidas para realizar, comprobar los montajes y llevar a
cabo las medidas oportunas.

Para la realización de las prácticas puede ser necesario un instrumental, además del propio de
cada puesto:
 EL ALUMNO DEBERÁ TRAER SUS ALICATES Y TRIMMER.

El material se presta a cada grupo solamente durante el tiempo que dura el turno, teniendo
que ser devuelto a la finalización del mismo. Tenga en cuenta que el material que se le da es
apuntado junto con el puesto que ocupa y el turno. Si faltara algún material sería rápidamente
localizado el infractor tomándose las medidas oportunas. No preste su equipo a otro grupo de
prácticas. El responsable de ese material es usted.
El objetivo que se persigue con las prácticas de laboratorio en el Área de Tecnología
Electrónica es que usted adquiera una componente práctica en su formación como Ingeniero.

Curso 2018/19 2
 ED/GIEIA/MP/18_19

La correcta observación de estas normas y recomendaciones hará que su estancia en el

laboratorio sea más provechosa y se cumpla mejor dicho objetivo.

TODOS LOS ALUMNOS IMPLICADOS EN CUALQUIER INTENTO DE APROBAR LAS PRÁCTICAS DE

LABORATORIO MEDIANTE COPIA U OTRA FORMA SIMILAR, SERÁN AUTOMÁTICAMENTE
SUSPENDIDOS. ESTA NORMA SE APLICARÁ TANTO A AQUELLOS ALUMNOS QUE INTENTEN
APROBAR LAS PRÁCTICAS DE LABORATORIO UTILIZANDO MEDIOS AJENOS AL PROPIO
ESFUERZO PERSONAL COMO A AQUELLOS ALUMNOS QUE FACILITEN DICHOS MEDIOS O
AYUDEN A LOS ANTERIORES.

Curso 2018/19 3
 ED/GIEIA/MP/18_19

NORMAS DE SEGURIDAD
En las mediciones de valores de tensiones, intensidades y magnitudes de pequeño valor, no es
necesario prestar atención a ningún tipo particular de precaución personal. Pero en los casos
de medida de altos valores de tensiones, tanto en la industria, como en electrónica, reparación
de televisión, etc., el manejo incorrecto de los equipos, puede ser causa de daños personales.
Por tanto, en la medida de tensiones elevadas es una buena precaución hacer uso sólo de una
mano, apoyando la otra en la espalda.
En las prácticas que se efectúen en el laboratorio, debe informarse siempre al responsable de
cualquier daño personal, de los equipos, de circuitos etc., pues una avería sin reparar puede
ser causa de mayores daños.
Siguiendo las recomendaciones de seguridad vigentes, tenga en cuenta las siguientes reglas de
seguridad para evitar daños al usuario o a terceros:
1. No use el polímetro si las puntas de prueba están rotas o defectuosas.

2. El conmutador, conmutadores, selectores o elementos de selección (tales como

clavijas, jacks, etc.) deben estar en la posición correcta para efectuar la medición. El
instrumento ha de estar preparado para realizar el tipo de medida que deseemos, tales
como tensión, corriente, resistencia etc.

3. El conmutador o selector de escalas, debe de estar siempre en la posición más alta

siempre que se mida una tensión o corriente desconocida.

4. Cuando haga mediciones eléctricas, NUNCA se ponga Ud. a tierra. Trabaje siempre
aislado, sobre una alfombra de goma, con zapatos de suela de goma, etc. NUNCA
toque tuberías u otras partes metálicas con el cuerpo mientras esté efectuando
medidas.

5. No sobrepasar las tensiones máximas especificadas por el equipo en ninguna de las

medidas, podría dañarlo y además podría exponerse a una descarga.

6. No sobrepasar la tensión máxima especificada entre el borne COM y la toma de Tierra

(sí tuviera)

7. Extreme las precauciones cuando mida tensiones que superen los 60V de continua ó
los 30V de alterna eficaces.

8. Si tiene que manipular un circuito (soldar, cortar, etc.) asegúrese, antes de hacerlo, de
que la alimentación general del circuito esté desconectada.

Para más información se aconseja leer la página web de “Servicio de Prevención de Riesgos
Laborales” (http://www.uc3m.es/uc3m/serv/GR/SPRL/prevrlsegurid.htm)

Responsable de Laboratorios del Departamento de Tecnología Electrónica

Curso 2018/19 4
 ED/GIEIA/MP/18_19

Introducción a las prácticas de la asignatura Electrónica Digital

Una de las principales características de la electrónica digital es la gran densidad de integración
alcanzada en la fabricación de circuitos integrados. Un circuito integrado puede contener del
orden de millones de puertas lógicas. La gran complejidad de los sistemas digitales actuales
hace necesaria la utilización de herramientas CAD y de lenguajes de descripción de hardware
(HDL) para el diseño de circuitos, de forma que no se concibe el trabajo del ingeniero
electrónico sin la utilización de dichas herramientas. Por ello, y para completar su formación
como ingeniero se ha previsto la utilización de estas herramientas en la asignatura.
Concretamente, de la herramienta Quartus-II 9.1 de Altera. Quartus-II es un entorno de
trabajo profesional que permite, entre otras cosas, la síntesis de circuitos digitales a partir de
código VHDL y su simulación e implementación sobre FPGAs de Altera. Se ruega utilizar sólo
esta versión de Quartus.
Para una explicación más detallada del funcionamiento del programa Quartus-II y sobre cómo
realizar cada uno de los pasos para el diseño (programación, simulación, etc.) puede consultar
el documento Altera Quartus-II Manual.

El laboratorio se ha dividido en 4 sesiones. En las sesiones 1-2 los alumnos diseñarán un

sistema de control de un ascensor con VHDL utilizando la herramienta Quartus-II. El
funcionamiento del sistema completo será comprobado mediante simulación y
funcionamiento en la FPGA.
En las sesiones 3 y 4 los alumnos realizarán el diseño de un sistema mediante la herramienta
MPLAB IDE con un microprocesador PIC18F2525.

Para cada una de las sesiones de laboratorio es obligatoria la realización de un estudio previo
que será entregado a través de Aula Global en la entrega habilitada para cada sesión. Este
estudio previo podrá ser entregado hasta el comienzo de la sesión de laboratorio. Si la
memoria no es entregada el día de la sesión de Laboratorio correspondiente se le restará
puntuación sobre la nota final de Laboratorio. Las sesiones de laboratorio están destinadas a
la corrección por parte de los profesores de la solución propuesta por los alumnos. El diseño y
la comprobación mediante simulación de los circuitos que se proponen para cada una de las
sesiones se consideran trabajo personal del alumno y deben realizarse en casa antes de la
práctica. Al final de cada sesión de laboratorio, el grupo de trabajo deberá subir a Aula Global
los ficheros del proyecto generados y modificados durante la práctica. Se recomienda utilizar
un software de compresión de datos tal como Winrar, con el apellido y el nombre de uno de
los estudiantes del grupo, por ejemplo Blandón_Luis_Carlos.zip. El tiempo límite es 10
minutos después de finalizada la clase en el horario establecido. Pasado este tiempo, si el
grupo no ha subido los archivos a Aula Global, el grupo deberá ponerse en contacto con el
profesor para la entrega de dichos archivos en formato digital cuando el profesor le indique la
fecha. Además, se le restará puntuación sobre la sesión en la que no pudo entregar los
archivos a tiempo.

Las prácticas 1 y 2 incluyen el montaje de un circuito y será necesario que los alumnos
dispongan del siguiente material:
1. Cable rígido unipolar de sección de 0,5 mm2. Para cada una de las entradas y salidas y
alimentación de la placa.
2. Alicates de corte y pelacables.
El resto del material necesario se proporcionará en el laboratorio.

Curso 2018/19 5
 ED/GIEIA/MP/18_19

Para cada uno de los circuitos que tenga que diseñar deberá obtener una solución mediante la
aplicación de los conceptos explicados en las clases de teoría. A continuación, deberá
comprobar que la solución es correcta (cumple con las especificaciones) simulando el circuito.
Para ello deberá dibujar los cronogramas para cada una de las señales de entrada, efectuar la
simulación y comprobar que los valores presentes en el cronograma de las señales de salida se
corresponden con los esperados.
Las prácticas de la asignatura Electrónica Digital han sido diseñadas como un complemento
para facilitarle el aprendizaje de los conceptos explicados en las clases de teoría. Por otra
parte, recuerde que las prácticas son obligatorias. El trabajo se realizará por grupos de tres
personas, a los que se asignará un puesto en el laboratorio que deberán mantener hasta el
final de las prácticas. Las prácticas tienen un peso sobre la nota total de la asignatura del 15%.
En general, el estudio previo deberá contener el código VHDL de la solución propuesta por los
alumnos, una explicación razonada de la secuencia de pasos seguida para obtener la solución
(tablas de verdad, diagramas de estados, diagramas de bloques, etc.), simulación y
cronogramas que demuestren el correcto funcionamiento de la solución. En los apartados
relativos a cada una de las sesiones se le indicará de forma detallada lo que debe contener el
estudio previo para dicha sesión.

IMPORTANTE: Cada grupo deberá traer al laboratorio (en un pendrive, etc.) todos los ficheros
de cada uno de los proyectos, para poder trabajar con ellos en el laboratorio y modificar sus
diseños si fuera necesario.
Guarde su trabajo tras terminar la sesión, ya que se utilizará en la sesión siguiente cuando se
integren todas las partes del circuito. No olvide borrar sus ficheros del ordenador utilizado en
el laboratorio.

Curso 2018/19 6
 ED/GIEIA/MP/18_19

Introducción a las Prácticas 1 y 2. Diseño del Controlador de un

Ascensor.

Durante las 2 primeras sesiones de prácticas de la asignatura se diseñará, comprobará e

implementará el circuito de un sistema de control de un ascensor de 4 plantas mediante la
herramienta Quartus-II 9.1 de Altera. El circuito a diseñar se ha dividido en varios bloques
funcionales, de forma que para cada sesión de prácticas deberá diseñar varios bloques, y en la
segunda sesión se dedicará a integrar todos los bloques del circuito y probarlo sobre una FPGA
de Altera (MAX7000S EPM7064SLC44-10).

Las plantas están numeradas de 0 a 3, y para el manejo del ascensor existe un pulsador en
cada planta (replicado también dentro del ascensor). Además, el ascensor cuenta con un
sensor que se activa cada vez que pasa por una planta, y que sirve para determinar si el
ascensor ha llegado a su destino. Los pulsadores de las plantas y la señal generada por este
sensor serán entradas en nuestro diseño. A continuación se describen con más detalle todas
las entradas y salidas del sistema, resumidas en la Figura 1.

Figura 1. Diagrama de bloques de alto nivel del sistema Control de Ascensor

Entradas del circuito:

 P: Señal de 4 bits que indica el estado de los pulsadores. El bit menos significativo
corresponde a la planta 0 y el más significativo a la planta 3.

 S: Señal del sensor que se activa cuando el ascensor pasa por una planta.

 CLK: Entrada de reloj (1KHz). Activo por flanco de subida.

 RESET: Inicialización del circuito (asíncrona). Activo por nivel alto.

Salidas del circuito:

 MOTOR: Activa el motor que mueve el ascensor para subir o bajar (1=en movimiento,
0=parado).

 SENTIDO: Indica el sentido de movimiento del motor (1=ascendente, 0=descendente).

 ABRIR: Apertura de las puertas del ascensor (1=abriendo puertas, 0=puertas cerradas).

Curso 2018/19 7
 ED/GIEIA/MP/18_19

 PLANTA: Señal de 2 bits que codifica la planta en la que se encuentra actualmente el

ascensor.

 DESTINO: Señal de 2 bits que codifica la planta hacia la que se está moviendo el
ascensor tras ser llamado.

Todas las señales son activas por nivel alto (o flanco de subida en el caso del reloj).

Funcionamiento:

Cuando un usuario activa un pulsador (un bit de la señal P), si el ascensor está libre se debe
mover hacia la planta deseada, activando la señal MOTOR y cambiando la señal SENTIDO
según el sentido de la marcha del ascensor. A medida que el ascensor se mueve, el sensor S va
indicando el paso por cada una de las plantas. Cuando el ascensor llega a la planta deseada, se
debe parar el motor, activar la señal ABRIR y mantenerla durante un tiempo determinado
(TIEMPO_APERTURA=3 segundos). Finalmente se desactiva esta señal y el ascensor queda libre
para otra llamada.

El ascensor no tiene memoria, es decir, no se tendrán en cuenta activaciones de P mientras el

ascensor está atendiendo una llamada anterior. Además, en el hipotético caso de que hubiera
más de un pulsador activo a la vez, no se atendería a ninguno.

Cuando se inicializar el circuito con RESET, se asume que el ascensor está en la planta 0.

A continuación se detalla el trabajo a realizar en cada una de las sesiones de prácticas. Aunque,
para cada sesión se debe diseñar uno o varios bloques de forma independiente, no olvide que
éstos forman parte de un sistema total, por lo que deberá tener una visión del conjunto
completo del circuito. Cuando diseñe cada uno de ellos deberá considerar que varios bloques
pueden interactuar entre sí.

Curso 2018/19 8
 ED/GIEIA/MP/18_19

Primera sesión: Control del movimiento del ascensor.

En esta primera sesión, los alumnos diseñarán la entidad y arquitectura global del sistema. En
la arquitectura se implementarán, mediante procesos u otras sentencias concurrentes, los
elementos siguientes:
1. Codificador de pulsadores: a partir de la señal P de 4 bits, genera una señal PCOD de 2
bits que codifica la planta en la que se ha pulsado el pulsador (0, 1, 2 ó 3). También
generará una señal PULSADO (de 1 bit, activa a nivel alto) que indica que se ha pulsado
alguno de los pulsadores. Esta señal no se activará si se pulsan varios pulsadores a la
vez.
2. Registro de destino: un registro que almacena la planta a la que se ha de llegar. Este
registro se inicializará a 0 en el RESET y almacenará el valor de PCOD cuando se active
PULSADO. La salida del registro será una señal de 2 bits denominada DESTINO.
3. Detector de flanco del sensor de planta: El sensor S produce un pulso de duración
indeterminada cuando el ascensor pasa por una planta. Por tanto, es necesario utilizar
un detector de flanco para que cada paso por planta se tenga en cuenta una sola vez.
El detector de flanco generará una señal PASO_PLANTA que dure uno solo ciclo de
reloj.
4. Registro de planta: un registro que almacena la planta en la que está actualmente el
ascensor. Este registro se inicializará a 0 en el RESET. Cada vez que se pase por una
planta (PASO_PLANTA activo), el registro PLANTA se incrementará o decrementará
dependiendo del valor de la señal SENTIDO. La salida del registro será una señal de 2
bits denominada PLANTA.
5. Generación de salidas: Para generar las salidas MOTOR y SENTIDO se compararán los
valores de los registros PLANTA y DESTINO. Si PLANTA > DESTINO se activará el motor
en sentido descendente y viceversa. Cuando el ascensor llegue a su destino, el motor
se desactivará y el sentido será indiferente.

Nota: la funcionalidad de la señal ABRIR no se implementará en esta sesión de prácticas. Por

tanto, asigne un valor ‘0’ a esta señal.

Una vez realizado el diseño, realice una simulación utilizando la herramienta Simulator Tool de
Quartus II. Para simular debe generar formas de onda para todas las señales de entrada del
circuito. Pruebe al menos una subida y una bajada del ascensor.

Finalmente, compile y programe el diseño en el dispositivo programable. Conecte los pines a

los siguientes elementos del entrenador disponible en el laboratorio:
- RESET: interruptor SW7 del entrenador.
- CLK: Reloj del entrenador (configurado a 1KHz).
- P: interruptores del entrenador:
o SW3 para la planta 3.
o SW2 para la planta 2.
o SW1 para la planta 1.
o SW0 para la planta 0.
- S: pulsador PA del entrenador.
- MOTOR, SENTIDO, ABRIR: LEDs del entrenador:

Curso 2018/19 9
 ED/GIEIA/MP/18_19

o MOTOR: LED 0.
o SENTIDO: LED 1.
o ABRIR: LED 2.
- PLANTA y DESTINO: Entradas BCD de los displays de 7 segmentos del entrenador
(etiquetados como DIGITAL DISPLAYS). Cada display requiere 4 bits de entrada. Al ser
nuestras plantas sólo de 0 a 3, podemos fijar los dos bits más significativos a ‘0’ lógico.
Por tanto, los dos bits de PLANTA irán a los dos bits menos significativos (C-D) de las
entradas de uno de los displays, mientras que los dos bits más significativos (A-B) se
conectarán con un cable directamente a GND del entrenador. Del mismo modo, los
dos bits de DESTINO se conectarán a las entradas C-D del otro display, cuyas entradas
A-B se conectarán a GND.

Contenido detallado del estudio previo:

El estudio previo que se entregará para esta sesión deberá contener:

 Código VHDL que implementa la entidad y arquitectura del sistema de control de ascensor
con la funcionalidad de los elementos descritos (codificador de pulsadores, registro de
destino, detector de flanco del sensor de planta, registro de planta, generación de salidas).
Se recomienda realizar una única entidad y arquitectura para todo el sistema.

 Explicación de la secuencia de pasos que ha realizado hasta obtener la solución (tablas de

verdad, diagramas de bloques, etc.).

 Simulaciones para comprobar el correcto funcionamiento del sistema, teniendo en cuenta

los diferentes casos que el alumno considere relevantes (inicialización, subida y bajada del
ascensor, pulsación simultánea de varios pulsadores, etc). El cronograma debe mostrar
todas las señales relevantes, no sólo las que corresponden a entradas y salidas del sistema.
Recuerde que puede representar en el cronograma las señales de simulación en distintos
formatos (binario, hexadecimal, decimal, etc.); utilice el formato más conveniente en cada
caso.

Trabajo a realizar durante la sesión de laboratorio:

 Implementación sobre la FPGA y comprobación del correcto funcionamiento del circuito

utilizando los entrenadores disponibles en el laboratorio. Si se detecta algún error, se
podrá modificar el diseño hasta conseguir el funcionamiento deseado.

 Corrección por parte del profesor, que comprobará el correcto funcionamiento de la

solución implementada.

 Entrega de los ficheros finales, mediante la tarea habilitada en Aula Global (ficheros del
proyecto de Quartus, incluyendo el código .vhd y los cronogramas .vwf).

Curso 2018/19 10
 ED/GIEIA/MP/18_19

Segunda sesión: Control de puertas y banco de pruebas.

En esta segunda sesión, los alumnos extenderán el diseño realizado en la primera sesión, para
incorporar la funcionalidad de la apertura de puertas, una máquina de estados completa para
controlar el funcionamiento del ascensor y un banco de pruebas en VHDL que compruebe el
correcto funcionamiento del sistema. En concreto, se añadirán los siguientes elementos:
1. Temporizador: un contador para contar el número de ciclos de reloj correspondientes
a TIEMPO_APERTURA (3 segundos).
2. Máquina de estados: controla la secuencia de funcionamiento del ascensor. A partir
del RESET, el ascensor esperará a que se active algún bit de la señal P, se moverá hasta
llegar a la planta solicitada y realizará el proceso de apertura de puertas durante
TIEMPO_APERTURA. El proceso de apertura de puertas engloba la apertura, espera
con las puertas abiertas y cierre, por lo que tras este tiempo el ascensor estaría
disponible para atender nuevas llamadas. La máquina de estados debe generar las
siguientes señales de salida:
a. ABRIR: esta señal se debe activar durante TIEMPO_APERTURA cuando el
ascensor haya llegado a su destino.
b. OCUPADO: esta señal se mantendrá activa mientras el ascensor esté
moviéndose o abriendo las puertas. Sirve para impedir que se acepte un nuevo
destino cuando se está atendiendo a una llamada anterior (ver siguiente
punto).
3. Modificación del diseño del Registro de destino: el diseño del registro de destino
debe impedir que se acepte un nuevo destino cuando la señal OCUPADO esté activa.
4. Banco de pruebas: realice un banco de pruebas en VHDL para validar el diseño
completo. En el banco de pruebas genere valores para todas las señales de entrada, de
acuerdo con las siguientes especificaciones:
a. Se simularán las señales CLK y RESET de la manera habitual.
b. Se simulará la señal P de modo que refleje una secuencia de tres situaciones a
partir del RESET: (1) Ascenso a la planta 2; (2) Requerimiento a la planta baja
(que no será atendido) mientras el ascensor está todavía subiendo a la planta
2; (3) Bajada de nuevo a la planta 0, que sí que será atendida (tras finalizar el
proceso de apertura de puertas).
c. La señal S simulará el paso por las plantas a medida que se mueve el ascensor.
Para ello, considere que se deberán producir pulsos en la señal S sólo mientras
la señal MOTOR esté activa.

NOTA: la simulación del tiempo de apertura puede ser muy lenta. Se recomienda cambiar el
tiempo de apertura a un valor bajo (por ejemplo, 10 ciclos de reloj) sólo para la simulación.
Asimismo, el tiempo entre pulsos de la señal S puede ser arbitrario pero, por el mismo motivo,
para la simulación utilice un valor bajo (por ejemplo, suponga que el pulso de la señal S dura 2
ciclos de reloj y el ascensor tarda 10 ciclos de reloj por planta).

Una vez realizado el diseño y comprobado su correcto funcionamiento con el banco de

pruebas, compile y programe el diseño completo en el dispositivo programable y conecte los
pines a los elementos del entrenador tal y como se describió en el montaje de la primera
sesión.

Curso 2018/19 11
 ED/GIEIA/MP/18_19

Contenido detallado del estudio previo:

El estudio previo que se entregará para esta sesión deberá contener:

 Código VHDL que implementa el sistema completo de control del ascensor y el banco de
pruebas.

 Explicación de la secuencia de pasos que ha realizado hasta obtener la solución (tablas de

verdad, diagramas de estados, etc.).

 Demostración justificada del correcto funcionamiento del sistema a partir de los

resultados obtenidos mediante el banco de pruebas.

Trabajo a realizar durante la sesión de laboratorio:

 Implementación sobre la FPGA y comprobación del correcto funcionamiento del circuito

utilizando los entrenadores disponibles en el laboratorio. Si se detecta algún error, se
podrá modificar el diseño hasta conseguir el funcionamiento deseado.

 Corrección por parte del profesor, que comprobará el correcto funcionamiento de la

solución implementada.

 Entrega de los ficheros finales, mediante la tarea habilitada en Aula Global (ficheros del
proyecto de Quartus, incluyendo el código .vhd).

Curso 2018/19 12