Aprendendo A Usar o Modelsim

Aprendendo a utilizar a
Ferramenta Modelsim
Professor: Lucas Cambuim (lfsc)

Visão da Ferramenta ModelSim
• É um simulador computacional para

análise de sistemas digitais
• Possui alta fidelidade de resultados

• Possui alta fidelidade de resultados

• os resultados obtidos na simulação refletem
fielmente os resultados reais do circuito rodando
na FPGA.
• Atualmente é o simulador de
sistemas digitais mais aceito tanto
pelo mundo acadêmico como pela
indústria.
Visão da Ferramenta
Facilidades oferecidas pela ferramenta
• Mais rápido para simular e corrigir o

seu código
— Tempo de compilação é muito menor do que o
tempo de síntese em plataforma.
• Suporta a linguagem Verilog entre

outras linguagens
• Oferece diversas maneiras de

encontrar erros de código.
• Permite inserir características físicas

reais do circuito digital no código.
— Inserção de tempo de propagação
de sinal
• Permite inserir características físicas

reais do circuito digital no código.
— Inserção de tempo de propagação de sinal
• Manuseio por IDE gráfica ou scripts.

Recursos importantes da Ferramenta
Visualização de
Forma de Onda
Log dos resultados

Aprendendo a usar a ferramenta em etapas
1) Criando um projeto
1) Criando um projeto
2) Criando uma implementação em System Verilog


Espaço para
inserir o seu
código
Obs: É possível que nas

máquinas do cin por causa de
algum problema esse espaço
Espaço para
não abra.
inserir o seu
código
Mas, não tem problema. Você pode usar o

notepad++ o qualquer ferramenta de edição de
código em verilog
module mux
(output logic f,
input logic a,b,sel);
and g1(f1,a,n_sel),
Copie este g2(f2,b,sel);
código or g3(f,f1,f2);
exemplo e cole
no arquivo not g4(n_sel,sel);
mux.sv
endmodule
2) Criando uma implementação System Verilog

Nome do módulo
Portas do módulo
module mux
(output logic f,
input logic a,b,sel);
and g1(f1,a,n_sel),
g2(f2,b,sel); Conexões
or g3(f,f1,f2); elétricas são
nomeadas
not g4(n_sel,sel);
Portas (gates) primitivas
são instanciadas e
nomeadas endmodule
Visão em nível de portas lógicas desta

implementação
3) Compilando todos os códigos do projeto

O que falta para podermos simular o

código
?
O que falta para podermos simular o

código
/home/lucascambuim/Pictures/Screenshot
from 2015-05-08 23:32:12.png?
Gerar algum dado de entrada

e verificar a resposta do
módulo
Exemplo do comportamento do módulo para um

dado de entrada
4) Adicionando um novo arquivo .sv que contem o

código para geração de dados
Clique com o botão direito no espaço

em branco

Aprofundando os conhecimentos

module simulacaoMux; Cria uma instancia do

logic [2:0]count; módulo mux e
logic muxOut; chamando de dut
mux dut(.f(muxOut), .a(count[2]), .b(count[1]), .sel(count[0]));
initial begin
$monitor($time,"a b sel = %b, muxOut = %b", count, muxOut);
for(count = 0; count != 3'b111; count++) #10;
#10 $finish;
end
endmodule: simulacaoMux

Interliga os sinais
module simulacaoMux;
externos com as
logic [2:0]count; entradas e saídas do
logic muxOut; módulo mux
initial begin
#10 $stop;
end
Entendendo o código de geração de dados

• Initial
— É executado apenas uma vez no início da simulação. É
tipicamente usado para inicializar variáveis e especificar
formas de onda de sinais durante a simulação
• $monitor
— tira um print dos dados toda vez que um de seus
parâmetros mudam
initial begin
• #10 $monitor($time,"a b sel = %b, muxOut = %b",
count, muxOut);
— Solicita que o for(count = 0; count != 3'b111; count++) #10;
simulador pare #10 $finish;
sua execução por 10 end
unidades de tempo.
• $stop
— Termina a simulação
Copie este 4) Adicionando um novo arquivo .sv que contem o

código e
cole no
arquivo
simulacao module simulacaoMux;
Mux.sv logic [2:0]count;
logic muxOut;
initial begin
#10 $finish;
end
Dê um 4) Adicionando um novo arquivo .sv que contem o

compile All

Clique com
o botão
direito >>
Compile >>
Compile All

Se a sintaxe dos
dois códigos
estiver correta
deverá aparecer
verde

Senão deverá
aparecer uma
interrogação ou
x em vermelho
5) Simulando o código
5) Simulando o código Escolha o arquivo que

irá gerar o sinais
Ela está
localizada no
diretório work
5) Simulando o código Clicar

(Run –all)
Log de
simulação
# 0a b sel = 000, muxOut = 0

# 10a b sel = 001, muxOut = 0
# 20a b sel = 010, muxOut = 0
# 30a b sel = 011, muxOut = 1
# 40a b sel = 100, muxOut = 1
# 50a b sel = 101, muxOut = 0
# 60a b sel = 110, muxOut = 1
# 70a b sel = 111, muxOut = 1
OBS: Sempre que você

alterar o seu código você
precisará compilar todos
os arquivos modificados
e em seguida simular.
6) Repetindo a simulação e inserindo forma de

onda Clicar em
restart
6) Repetindo a Simulação e inserindo forma de

onda
Vá em view >> Wave

Clicar em
restart

onda

onda
Selecione os sinais que

deseja e arraste para o
espaço ao lado

onda
Os sinais devem
aparecer neste espaço

onda
Clique neste botão para

mostrar apenas o nome
dos sinais

onda Clicar
(Run –all)

onda
Aprendendo a utilizar a
Ferramenta Modelsim
Professor: Lucas Cambuim (lfsc)

Aprendendo A Usar o Modelsim

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Aprendendo A Usar o Modelsim

Enviado por

Direitos autorais:

Formatos disponíveis

Aprendendo a utilizar a

Professor: Lucas Cambuim (lfsc)

• É um simulador computacional para

• Possui alta fidelidade de resultados

• Possui alta fidelidade de resultados

• Mais rápido para simular e corrigir o

• Suporta a linguagem Verilog entre

• Oferece diversas maneiras de

• Permite inserir características físicas

• Permite inserir características físicas

• Manuseio por IDE gráfica ou scripts.

Log dos resultados

2) Criando uma implementação em System Verilog

2) Criando uma implementação em System Verilog

2) Criando uma implementação em System Verilog

2) Criando uma implementação em System Verilog

Obs: É possível que nas

2) Criando uma implementação em System Verilog

Mas, não tem problema. Você pode usar o

2) Criando uma implementação em System Verilog

2) Criando uma implementação System Verilog

Visão em nível de portas lógicas desta

3) Compilando todos os códigos do projeto

O que falta para podermos simular o

O que falta para podermos simular o

Gerar algum dado de entrada

Exemplo do comportamento do módulo para um

4) Adicionando um novo arquivo .sv que contem o

Clique com o botão direito no espaço

2) Criando uma implementação em System Verilog

4) Adicionando um novo arquivo .sv que contem o

module simulacaoMux; Cria uma instancia do

mux dut(.f(muxOut), .a(count[2]), .b(count[1]), .sel(count[0]));

4) Adicionando um novo arquivo .sv que contem o

mux dut(.f(muxOut), .a(count[2]), .b(count[1]), .sel(count[0]));

Entendendo o código de geração de dados

Copie este 4) Adicionando um novo arquivo .sv que contem o

mux dut(.f(muxOut), .a(count[2]), .b(count[1]), .sel(count[0]));

Dê um 4) Adicionando um novo arquivo .sv que contem o

4) Adicionando um novo arquivo .sv que contem o

4) Adicionando um novo arquivo .sv que contem o

4) Adicionando um novo arquivo .sv que contem o

5) Simulando o código Escolha o arquivo que

5) Simulando o código Clicar

# 0a b sel = 000, muxOut = 0

OBS: Sempre que você

6) Repetindo a simulação e inserindo forma de

6) Repetindo a Simulação e inserindo forma de

Vá em view >> Wave

6) Repetindo a simulação e inserindo forma de

6) Repetindo a simulação e inserindo forma de

Selecione os sinais que

6) Repetindo a simulação e inserindo forma de

6) Repetindo a simulação e inserindo forma de

Clique neste botão para

6) Repetindo a simulação e inserindo forma de

6) Repetindo a simulação e inserindo forma de

Professor: Lucas Cambuim (lfsc)

Você também pode gostar