Compuertas lógicas TTL Y CMOS

TECNOLOGÍA TTL
TTL es la sigla en inglés de transistor-transistor logic, es decir, «lógica transistor
a transistor». Es una tecnología de construcción de circuitos electrónicos digitales.
En los componentes fabricados con tecnología TTLRS los elementos de entrada y
salida del dispositivo son transistores bipolares.
CARACTERISTICAS

 Su tensión de alimentación característica se halla comprendida entre los 4,75V

y los 5,25V (como se ve, un rango muy estrecho). Normalmente TTL trabaja con
5V.
 Los niveles lógicos vienen definidos por el rango de tensión comprendida entre
0,0V y 0,8V para el estado L (bajo) y los 2,2V y Vcc para el estado H (alto).
 La velocidad de transmisión entre los estados lógicos es su mejor base, si bien
esta característica le hace aumentar su consumo siendo su mayor enemigo.
Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS,
S, etc y últimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede
alcanzar poco más de los 400 MHz.
 Las señales de salida TTL se degradan rápidamente si no se transmiten a través
de circuitos adicionales de transmisión (no pueden viajar más de 2 m por cable
sin graves pérdidas).

HISTORIA

Aunque la tecnología TTL tiene su origen en los estudios de Sylvania,

fue Signetics la compañía que la popularizó por su mayor velocidad e inmunidad
al ruido que su predecesora DTL, ofrecida por Fairchild Semiconductor y Texas
Instruments, principalmente. Texas Instruments inmediatamente pasó a fabricar
TTL, con su familia 74xx que se convertiría en un estándar de la industria.

FAMILIAS
Los circuitos de tecnología TTL se prefijan normalmente con el número 74 (54 en
las series militares e industriales). A continuación un código de una o varias cifras
que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito.
Con respecto a las familias cabe distinguir:

 TTL: serie estándar.

 TTL-L (low power): serie de bajo consumo.
 TTL-S (schottky): serie rápida (usa diodos Schottky).
 TTL-AS (advanced schottky): versión mejorada de la serie anterior.
 TTL-LS (low power schottky): combinación de las tecnologías L y S (es la familia
más extendida).
 TTL-ALS (advanced low power schottky): versión mejorada de la serie LSS.
 TTL-F (FAST : fairchild advanced schottky).
 TTL-AF (advanced FAST): versión mejorada de la serie F.
 TTL-HCT (high speed C-MOS): Serie HC dotada de niveles lógicos compatibles
con TTL.
VERSIONES
A la familia inicial 7400, o 74N, pronto se añadió una versión más lenta pero de bajo
consumo, la 74L y su contrapartida rápida, la 74H, que tenía la base de los
transistores dopada con oro para producir centros de recombinación y disminuir la
vida media de los portadores minoritarios en la base. Pero el problema de la
velocidad proviene de que es una familia saturada, es decir, los transistores pasan
de corte a saturación. Pero un transistor saturado contiene un exceso de carga en
su base que hay que eliminar antes de que comience a cortarse, prolongando su
tiempo de respuesta. El estado de saturación se caracteriza por tener el colector a
menos tensión que la base. Entonces un diodo entre base y colector, desvía el
exceso de corriente impidiendo la introducción de un exceso de cargas en la base.
Por su baja tensión directa se utilizan diodos de barrera Schottky. Así se tienen las
familias 74S y 74LS, Schottky y Schottky de baja potencia. Las 74S y 74LS
desplazaron por completo las 74L y 74H, debido a su mejor producto retardo
consumo. Mejoras en el proceso de fabricación condujeron a la reducción del
tamaño de los transistores que permitió el desarrollo de tres familias nuevas: 74F
(FAST: Fairchild Advanced Schottky Technology) de Fairchild y 74AS (Advanced
Schottky) y 74ALS (Advanced Low Power Schottky) de Texas Instruments.
Posteriormente, National Semiconductor redefinió la 74F para el caso de búferes e
interfaces, pasando a ser 74F(r).

TECNOLOGIA
La tecnología TTL se caracteriza por tener tres etapas, siendo la primera la que le
nombra:

 Etapa de entrada por emisor: se utiliza un transistor multiemisor en lugar de la

matriz de diodos de DTL.
 Separador de fase: es un transistor conectado en emisor común que produce en
su colector y emisor señales en contrafase.
 Driver: está formada por varios transistores, separados en dos grupos. El
primero va conectado al emisor del separador de fase y drenan la corriente para
producir el nivel bajo a la salida. El segundo grupo va conectado al colector del
divisor de fase y produce el nivel alto.
Esta configuración general varía ligeramente entre dispositivos de cada familia,
principalmente la etapa de salida, que depende de si son búferes o no y si son
de colector abierto, tres estados (ThreeState), etc.
Se presentan mayores variaciones entre las distintas familias: 74N, 74L y 74H que
difieren principalmente en el valor de las resistencias de polarización, pero los 74LS
(y no 74S) carecen del transistor multiemisor característico de TTL. En su lugar
llevan una matriz de diodos Schottky (como DTL). Esto les permite aceptar un
margen más amplio de tensiones de entrada, hasta 15V en algunos dispositivos,
para facilitar su interfaz con CMOS.
También es bastante común, en circuitos conectados a buses, colocar un transistor
PNP a la entrada de cada línea para disminuir la corriente de entrada y así cargar
menos el bus. Existen dispositivos de interfaz que integran impedancias de
adaptación al bus para disminuir las reflexiones o aumentar la velocidad.

TECNOLOGÍA CMOS
El semiconductor complementario de óxido metálico o complementary metal-
oxide-semiconductor (CMOS) es una de las familias lógicas empleadas en la
fabricación de circuitos integrados. Su principal característica consiste en la
utilización conjunta de transistores de tipo pMOS y tipo nMOS configurados de
forma tal que, en estado de reposo, el consumo de energía es únicamente el debido
a las corrientes parásitas, colocado en la placa base.
En la actualidad, la mayoría de los circuitos integrados que se fabrican usan la
tecnología CMOS. Esto incluye microprocesadores, memorias, procesadores
digitales de señales y muchos otros tipos de circuitos integrados digitales de
consumo considerablemente bajo.
Drenador (D) conectada a tierra (Vss), con valor 0 ; el valor 0 no se propaga al
surtidor (S) y por lo tanto a la salida de la puerta lógica. El transistor pMOS, por el
contrario, está en estado de conducción y es el que propaga valor 1 (Vdd) a la
salida.
Otra característica importante de los circuitos CMOS es que son “regenerativos”:
una señal degradada que acometa una puerta lógica CMOS se verá restaurada a
su valor lógico inicial 0 ó 1, siempre que aún esté dentro de los márgenes de ruido
que el circuito pueda tolerar.

HISTORIA
La tecnología CMOS fue desarrollada por Wanlass y Sah,1 de Fairchild
Semiconductor, a principios de los años 1960. Sin embargo, su introducción
comercial se debe a RCA, con su famosa familia lógica CD4000.
Posteriormente, la introducción de un búfer y mejoras en el proceso de oxidación
local condujeron a la introducción de la serie 4000B, de gran éxito debido a su bajo
consumo (prácticamente cero, en condiciones estáticas) y gran margen de
alimentación (de 3 a 18 V).
RCA también fabricó LSI en esta tecnología, como su familia COSMAC de amplia
aceptación en determinados sectores, a pesar de ser un producto caro, debido a la
mayor dificultad de fabricación frente a dispositivos NMOS.
Pero su talón de Aquiles consistía en su reducida velocidad. Cuando se aumenta la
frecuencia de reloj, su consumo sube proporcionalmente, haciéndose mayor que el
de otras tecnologías. Esto se debe a dos factores:

 La capacidad MOS, intrínseca a los transistores MOS.

 La utilización de MOS de canal P, más lentos que los de canal N, por ser
la movilidad de los huecos menor que la de los electrones.
El otro factor negativo era la complejidad que conlleva el fabricar los dos tipos de
transistores, que obliga a utilizar un mayor número de máscaras.
Por estos motivos, a comienzos de los 80, algunos autores pronosticaban el final de
la tecnología CMOS, que sería sustituida por la novedosa I2L, entonces
prometedora.
Esta fue la situación durante una década, para, en los ochenta, cambia el escenario
rápidamente:

 Por un lado, las mejoras en los materiales, técnicas de litografía y fabricación,

permitían reducir el tamaño de los transistores, con lo que la capacidad MOS
resultaba cada vez menor.
 Por otro, la integración de dispositivos cada vez más complejos obligaba a la
introducción de un mayor número de máscaras para asegurar el aislamiento
entre transistores, de modo que no era más difícil la fabricación de CMOS que
de NMOS.
En este momento empezó un eclosión de memorias CMOS, pasando de 256x4 bits
de la 5101 a 2kx8 de la 6116 y 8Kx8 en la 6264, superando, tanto en capacidad
como consumo reducido y velocidad a sus contrapartidas NMOS. También los
microprocesadores, NMOS hasta la fecha, comenzaron a aparecer en versiones
CMOS (80C85, 80C88, 65C02, etc.).
Y aparecieron nuevas familias lógicas, HC y HCT en competencia directa con
la TTL-LS, dominadora del sector digital hasta el momento.
Para entender la velocidad de estos nuevos CMOS, hay que considerar la
arquitectura de los circuitos NMOS:

 Uso de cargas activas. Esto es, un transistor se polariza con otros transistores
y no con resistencias debido al menor tamaño de aquellos. Además, el transistor
MOS funciona fácilmente como fuente de corriente constante. Entonces un
inversor se hace conectando el transistor inversor a la carga activa. Cuando se
satura el transistor, drena toda la corriente de la carga y el nivel da salida baja.
Cuando se corta, la carga activa inyecta corriente hasta que el nivel de salida
sube. Y aquí está el compromiso: es deseable una corriente pequeña porque
reduce la necesidad de superficie en el silicio (transistores más pequeños) y la
disipación (menor consumo). Pero las transiciones de nivel bajo a nivel alto se
realizan porque la carga activa carga la capacidad MOS del siguiente transistor,
además de las capacidades parásitas que existan, por lo que una corriente
elevada es mejor, pues se cargan las capacidades rápidamente.
 Estructuras de almacenamiento dinámicas. La propia capacidad MOS se
puede utilizar para retener la información durante cortos periodos de tiempo.
Este medio ahorra transistores frente al biestable estático. Como la capacidad
MOS es relativamente pequeña, en esta aplicación hay que usar transistores
grandes y corrientes reducidas, lo que lleva a un dispositivo lento.
La tecnología CMOS mejora estos dos factores:

 Elimina la carga activa. La estructura complementaria hace que sólo se consuma

corriente en las transiciones, de modo que el transistor de canal P puede aportar
la corriente necesaria para cargar rápidamente las capacidades parásitas, con
un transistor de canal N más pequeño, de modo que la célula resulta más
pequeña que su contrapartida en NMOS.
 En CMOS se suelen sustituir los registros dinámicos por estáticos, debido a que
así se puede bajar el reloj hasta cero y las reducidas dimensiones y bajo
consumo de la celda CMOS ya no hacen tan atractivos los registros dinámicos.
Por último, se suelen emplear transistores pequeños, poniendo una celda mayor
para la interfaz con las patillas, ya que las necesidades de corriente son mucho
mayores en las líneas de salida del chip.
La disminución del tamaño de los transistores y otras mejoras condujo a nuevas
familias CMOS: AC, ACT, ACQ, etc.
CMOS ANALOGICO
Los transistores MOS también se emplean en circuitos analógicos, debido a dos
características importantes, a saber.
Alta impedancia de entrada
La puerta de un transistor MOS viene a ser un pequeño condensador, por lo que no
existe corriente de polarización. Un transistor, para que pueda funcionar, necesita
tensión de polarización.
Baja resistencia de canal
Un MOS saturado se comporta como una resistencia cuyo valor depende de la
superficie del transistor. Es decir, que si se le piden corrientes reducidas, la caída
de tensión en el transistor llega a ser muy reducida.
Estas características posibilitan la fabricación de amplificadores
operacionales "Rail-to-Rail", en los que el margen de la tensión de salida abarca
desde la alimentación negativa a la positiva. También es útil en el diseño
de reguladores de tensión lineales y fuentes conmutadas.

CMOS Y BIPOLAR
Se emplean circuitos mixtos bipolares y CMOS tanto en circuitos analógicos como
digitales, en un intento de aprovechar lo mejor de ambas tecnologías. En el ámbito
analógico destaca la tecnología BiCMOS, que permite mantener la velocidad y
precisión de los circuitos bipolares, pero con la alta impedancia de entrada y
márgenes de tensión CMOS. En cuanto a las familias digitales, la idea es cortar las
líneas de corriente entre alimentación y masa de un circuito bipolar, colocando
transistores MOS. Esto debido a que un transistor bipolar se controla por corriente,
mientras que uno MOS, por tensión.
La relevancia de estos inconvenientes es muy baja en el diseño microelectrónico
actual.

VENTAJAS Y DESVENTAJAS DE LA TECNOLOGIA DEL CMOS

Ventajas
La familia lógica tiene una serie de ventajas que la hacen superior a otras en la
fabricación de circuitos integrados digitales:

 El bajo consumo de potencia estática, gracias a la alta impedancia de entrada

de los transistores de tipo MOSFET y a que, en estado de reposo, un circuito
CMOS sólo experimentará corrientes parásitas. Esto es debido a que en ninguno
de los dos estados lógicos existe un camino directo entre la fuente de
alimentación y el terminal de tierra, o lo que es lo mismo, uno de los dos
transistores que forman el inversor CMOS básico se encuentra en la región de
corte en estado estacionario.
 Gracias a su carácter regenerativo, los circuitos CMOS son robustos frente a
ruido o degradación de señal debido a la impedancia del metal de interconexión.
 Los circuitos CMOS son sencillos de diseñar.
 La tecnología de fabricación está muy desarrollada, y es posible conseguir
densidades de integración muy altas a un precio mucho menor que otras
tecnologías.
DESVENTAJAS
Algunos de los inconvenientes son los siguientes:

 Debido al carácter capacitivo de los transistores MOSFET, y al hecho de que

estos son empleados por duplicado en parejas nMOS-pMOS, la velocidad de los
circuitos CMOS es comparativamente menor que la de otras familias lógicas.
 Son vulnerables a latch-up: Consiste en la existencia de un tiristor parásito en la
estructura CMOS que entra en conducción cuando la salida supera la
alimentación. Esto se produce con relativa facilidad debido a la componente
inductiva de la red de alimentación de los circuitos integrados. El latch-
up produce un camino de baja resistencia a la corriente de alimentación que
acarrea la destrucción del dispositivo. Siguiendo las técnicas de diseño
adecuadas este riesgo es prácticamente nulo. Generalmente es suficiente con
espaciar contactos de sustrato y pozos de difusión con suficiente regularidad,
para asegurarse de que está sólidamente conectado a masa o alimentación.
 Según se va reduciendo el tamaño de los transistores, las corrientes parásitas
empiezan a ser comparables a las corrientes dinámicas (debidas a la
conmutación de los dispositivos).

Circuito inversor
En tecnología cmos