DISEÑO DE UN AMPLIFICADOR DE VOLTAJE, DRENAJE COMÚN

CON TRANSISTOR JFET

ELECTRONICA II
GRUPO D.2
WILLIAM IDELFONSO CONTRERAS CARRILLO CÓD: 1090385
Hittler_25_92@hotmail.com
SILVIA XIMENA NAVARRO AMADO CÓD: 1090383
Chiqui_38_2@hotmail.com

RESUMEN: En el siguiente informe se simulación del circuito y la posterior

presentará de manera clara y especifica el comparación de los datos teóricos y
diseño y la implementación de un amplificador, experimentales.
compuesto de una etapa, con su
correspondiente configuración de drenaje 3. EQUIPO NECESARIO
común y seguidamente realizar los cálculos
respectivos para poder encontrar la recta de
carga en AC y DC. Computador con últimas especificaciones.
Herramienta de simulación ORCAD
1. INTRODUCCIÓN
PSPICE.
Con la implementación del amplificador drenaje Protoboard.
común, diseñado bajo parámetros de ganancia
de voltaje, resistencia de entrada, Vp e IDss, se Fuente de voltaje Regulada.
realizaron los debidos cálculos y observaciones Generador de señal con su respectiva
para la construcción de la recta de carga en DC punta de prueba.
y AC. Llevándonos así, a contrastar los cálculos
teóricos con los resultados obtenidos de la Osciloscopio con sus respectivas puntas de
práctica encontrando un margen de error que no prueba.
supera el 5%. Multímetro Digital.
2. OBJETIVOS Pinzas, pelacables, cables.

OBJETIVO GENERAL:
4. COMPONENTES NECESARIOS
Diseñar e implementar un amplificador mono-
etapa con transistor JFET de unión npn que
permita comprobar la técnica de diseño por Resistencias (calculadas en el diseño).
divisor de tención o auto polarización. Capacitores (implementados en el diseño).
OBJETIVOS ESPECIFICOS: Transistor JFET k161.

Desarrollar en el estudiante una

5. ECUACIONES BASICAS
metodología para el diseño de
amplificadores JFET utilizando una sola
fuente de polarización.

Comprobar de manera analítica los

parámetros principales de operación del
amplificador en DC y AC para comparar con
los obtenidos en el laboratorio
experimentalmente y los obtenidos con la
herramienta Orcad.

Cumplir con los requerimientos importantes

del diseño como ganancia de voltaje Av. Zo,
Zi, y la excursión máxima de la señal de
salida.

Ampliar en el conocimiento del uso de la

herramienta ORCAD PSPICE para la

1
 7. PARÁMETROS DEL TRANSISTOR

Estos parámetros fueron obtenidos a partir de la

caracterización del transistor, y son los
siguientes:

8. DESARROLLO DEL DISEÑO

Tabla 1. Ecuaciones para el diseño

RD ⁄
8.08k

C2 V
J1 100u

C1 J105 VDD
VOFF = 0 0.1u 20Vdc
VAMPL = 100mV RL
FREQ = 10Khz V2 10.04k
AC = 1 RS2
R1 74.6
100.6k

RS1 C3
118.4 100u

0
Figura 1. Configuración fuente común (sc)

9. PROCEDIMIENTO DE LABORATORIO

6. PARAMETROS DEL DISEÑO

9.1. Análisis en DC
El diseño debe cumplir con los siguientes
parámetros: Monte el circuito fuente común de la Fig.
2a, 2b en el Proto-board según sea el caso
IAVI = 15 de su diseño, y con los parámetros del
transistor obtenidos en la práctica anterior.
Rin = 100kΩ
Suprima todos los capacitores del circuito y
RL = 10kΩ desconecte el generador de señales.
VDD = 20v
Ubique el Multímetro digital en la resistencia
RD y mida la caída de tensión sobre la
Los resultados del diseño no deben superar un resistencia.
margen de error de ± 5%.
Con la ley de ohm calcule la corriente ID del
circuito.

2
 De igual manera ubique el Multímetro en los 9.1.2. Márgenes de error
puntos (D, S) de circuito y mida el voltaje
VDS de polarización.
Tabla 3. Margen error para el Análisis en DC
V. teórico Vs V. teórico Vs
variable V. simulado V. experimentado
(%) (%)
Vp 0 0
IDss 0 0
IDQ 1.01 1.86
VDSQ 2.9 2.8
VGSQ 1.74 0

RD
8.08k

J1
Figura 2. Configuración para análisis en DC I

J105 VDD
20Vdc

R1
100.6k RS
193
Tabla 2. Análisis en DC V1
V. V. 30Vdc
variable V. teórico
simulado experimentado
Vp -0.769v -0.769v -0.769v
IDss 2.37mA 2.37mA 2.37mA
0
IDQ 1.185mA 1.173mA 1.163mA
VDSQ 10v 10.29v 10.28v Figura 3. Configuración para orcad, recta DC

VGSQ -0.23 -0.226 -0.23

9.1.1. Expresiones matemáticas

Figura 4. Recta DC, obtenida en Orcad

9.2. ANÁLISIS EN AC

Fundamentándose en el modelo de
pequeña señal del transistor JFET, y los
procedimientos vistos en la práctica anterior

3
 para obtener cada uno de los parámetros
de la Tabla Nº 4, utilice el osciloscopio en el
modo X-Y para encontrar el valor de
ganancia de voltaje como muestra la Fig. 1. RD
PARAMETERS: 8.08k
EVAL = 100mV
Encuentre los valores de Máxima excursión
de la señal con el osciloscopio. C2
C1 100u VDD
0.1u J1 20Vdc
I
Utilizando el puente de WHEASTONE
encuentre el valor de Ri del circuito. J105
RL
VOFF = 0 10.04k
Para calcular Ro utilice el método de la VAMPL = {EVAL} Vin
FREQ = 10k R1 RS2
practica N°3. AC = 1 100.6k 74.6

Figura 5. Configuración para Orcad, recta AC

9.2.1. Datos obtenidos en esta parte de la
práctica

4.0mA

Tabla 4. Análisis en AV
V. V. V.
variable
teórico simulado experimentado 3.0mA

Ri 100kΩ 100.6kΩ 101 kΩ

Ro 8.2kΩ 8.08kΩ 8214Ω
Av -15 -14.55 -14.5 2.0mA

4.9 5.05 5.04

1.0mA

9.2.1.1. Expresiones matemáticas

0A
0V 2V 4V 6V 8V 10V 12V 14V 16V
ID(J1)
Figura 6. Recta AC, obtenida en Orcad
V(J1:d)- V(J1:s)

CONCLUSIONES

Se lograron comprobar y alcanzar los

requerimientos de ganancia, impedancias
de entrada y salida, del diseño del
9.2.1.2. Márgenes De Error amplificador Jfet de fuente común.
Luego del desarrollo del diseño y de la
posterior comparación entre la información
Tabla 5. Margen error para el Análisis en AC
V. teórico Vs V. teórico Vs obtenida, se pudo sintetizar que para
variable V. simulado V. experimentado lograr un margen de error mínimo entre los
(%) (%) datos, teóricos, simulados y los
Ri 0.6 1 experimentales; se hace necesario tener
Ro 1.46 0.17 una excelente caracterización del
Av 3 3.33 transistor, ya que es la base fundamental
3.1 2.86
del diseño en sí.
Para la realización del diseño se hace
necesario la conceptualización clara, del
comportamiento y de las características
del amplificador jfet.

4
 El diseño de este amplificador y sus
parámetros, fueron desarrollados en una
sola etapa, esto debido a la estabilidad del
mismo transistor, ya que la ganancia era
de tan solo -15 y esta se encuentra dentro
del rango de permanencia del dispositivo.
Una vez más la herramienta Orcad nos
permitió comparar y evidenciar parte de la
realidad de nuestro diseño, una vez que
este ya sea calculado, y de esta manera
lograr reducir los errores que superen el
requerimiento (5%).
El uso de los valores de las resistencias
también se encuentran dentro del margen
de error máximo del diseño (5%),
ayudando esto a que el diseño en lo
experimental no esté muy lejos de lo
teórico.

BIBLIOGRAFÍA

NEAMEN, Donald A. Análisis y Diseño de

Circuitos Electrónicos, Tomo I. México D.F. Mc
Graw-Hill, 1999.

GULLO, J. Diseño Electrónico: Circuitos y

Sistemas. Argentina. Editorial Addison - Wesley
Iberoamérica, S.A, 1992.

BOYLESTAD, Robert L. Electrónica: Teoría de

Circuitos. México D.F. Editorial Prentice Hall
Hispanoamericana, S.A. 1997.

MALVINO, Albert Paul. Principios de

Electrónica. Sexta Edición. España. Editorial
McGraw-Hill/Interamericana de España S.A.,
2000.

5
6