Escolar Documentos
Profissional Documentos
Cultura Documentos
NOMBRE DE LA ASIGNATURA.
DISPOSITIVOS DIGITALES PROGRAMABLES
TÍTULO DE LA ACTIVIDAD.
Reporte técnico
UNIDAD.
3
GRADO Y GRUPO.
10 “B”
EJEMPLOS
EJEMPLO 4
En este caso S toma el valor de 3(11 en binario) por lo tanto se manda a activar la entrada D ya
que esta señal tiene asignado el valor de 3(11 en binario).
4. Realizar la programación del sistema que se nos indica en un lenguaje de Flujo de Datos.
8. Llevar a cabo las combinaciones de la tabla de verdad con la simulación del programa
EJEMPLO 5
Realizar el programa en VHDL utilizando el software Xillin ISE (integrar imagen)
En la siguiente imagen se muestra la programación con ecuaciones booleanas para el multiplexor
dual 2x4. El cual nos indica que las señales de entrada se mandaran a activar cuando S tenga un
valor de 0 a 3.
En este caso S toma el valor de 2(10 en binario) por lo tanto se manda a activar la entrada C ya que
esta señal tiene asignado el valor de 2(10 en binario).
UNIVERSIDAD TECNOLÓGICA DE CAMPECHE
Carrera de Ingeniería en Mecatrónica
Área: Automatización
Procedimiento de programación
1. Abrir el programa de Xilinx en una máquina virtual.
4. Realizar la programación del sistema que se nos indica en un lenguaje de Flujo de Datos.
8. Llevar a cabo las combinaciones de la tabla de verdad con la simulación del programa
EJEMPLO 6
De acuerdo a la tabla de verdad cuando las entradas A y B son igual a 0, entonces las salidas
“SUMA y COUT” serán igual a 0. Esto de acuerdo a la regla básica de la adición 0+0=0.
Procedimiento de programación
1. Abrir el programa de Xilinx en una máquina virtual.
4. Realizar la programación del sistema que se nos indica en un lenguaje de Flujo de Datos.
8. Llevar a cabo las combinaciones de la tabla de verdad con la simulación del programa
EJERCICIOS
EJERCICIO 3.10
PLANTEAMIENTO
Circuito comparador de 3 bits recibe dos números de 3 bits X = X2, X1, X0 y Z= Z2,
Z1, Z0. Diseñe un programa en VHDL que produzca una salida F= 1 si y solo si X<
Z.
TABLA DE VERDAD
UNIVERSIDAD TECNOLÓGICA DE CAMPECHE
Carrera de Ingeniería en Mecatrónica
Área: Automatización
ECUACIÓN BOOLEANA
F = ~X2 ~X1 ~X0 Z0 + ~X2 ~X1 Z1 + ~X2 ~X0 Z1 Z0 + ~X2 Z2 + ~X1 ~X0 Z2 Z0 +
~X1 Z2 Z1 + ~X0 Z2 Z1 Z0
DIAGRAMA DE COMPUERTAS
Activando todas las casillas de ambos, nuestra salida marcara cero, porque para
que la función pueda cumplirse y nuestra salida sea 1 entonces tiene z que ser
UNIVERSIDAD TECNOLÓGICA DE CAMPECHE
Carrera de Ingeniería en Mecatrónica
Área: Automatización
PROGRAMACION VHDL
SIMULACIÓN DE LA PROGRAMACIÓN
En esta simulación
pusimos la entrada
de bits a X como
entrada mayor y
podemos observar
que F es cero
UNIVERSIDAD TECNOLÓGICA DE CAMPECHE
Carrera de Ingeniería en Mecatrónica
Área: Automatización
EJERCICIO 3.11
PLANTEAMIENTO
Elabore un programa en VHDL que describa el funcionamiento del circuito
X Y Z F1 F2
0 0 0 0 0
0 0 1 0 0
0 1 0 0 1
0 1 1 1 1
1 0 0 0 0
1 0 1 1 0
1 1 0 0 0
1 1 1 0 0
ECUACION BOLEANA
F1 = YZ + X Z
F2 = Y + YZ
UNIVERSIDAD TECNOLÓGICA DE CAMPECHE
Carrera de Ingeniería en Mecatrónica
Área: Automatización
DIAGRAMA DE COMPUERTAS
En el libro se manejó el diagrama que antes vimos en el planteamiento del
problema, lo cual en cierto libre existen dichos errores el cual el diagrama contenía
varios de ellos, dibujamos otro diagrama dado por el profesor y siguiendo la tabla
de verdad que nos dio como resultado, nos quedaron de la siguiente manera.
PROGRAMACION EN VHDL
De la línea 1 a la 2, podemos ver la librería que por defecto ocupamos.
De la línea 3 a la 8, podemos observar las diferentes entradas y salidas al igual
que el nombre del programa.
la línea 11 nos dice las entradas que ocuparemos en cierto proceso.
De la línea 12 a la 14 podemos ver la diferentes combinaciones que ocuparemos
para que nuestras salidas sean activadas, en este caso las ocupamos con
compuertas.
SIMULACIÓN EN BASE A LA PROGRAMACIÓN VHDL
UNIVERSIDAD TECNOLÓGICA DE CAMPECHE
Carrera de Ingeniería en Mecatrónica
Área: Automatización
EJERCICIO 3.12
PLANTEAMIENTO
Se requiere un programa en VHDL de un circuito decodificador de 2 a 4, según se
muestra en el diagrama, utilice estructuras del tipo If-then-elsif.
Donde:
EN= Entrada de habilitación del circuito (se activa en bajo)
A, B = Entradas del circuito
Y [0:3] = Salida del circuito.
TABLA DE VERDAD
ECUACION BOLEANA
Y0= ~A ~B
Y1 = ~A B
Y2= A ~B
Y3= A B
UNIVERSIDAD TECNOLÓGICA DE CAMPECHE
Carrera de Ingeniería en Mecatrónica
Área: Automatización
DIAGRAMA DE COMPUERTAS
PROGRAMACION EN VHDL
En esta programación podemos ver que de la línea 1 son las librerías que
normalmente ocupamos por defecto.
De la línea 3-7 definimos nombre del programa y entradas con salidas, lo cual la
salida tiene una entrada de 4 bits.
En la línea 12 a la línea 21 podemos observar que se trabajan 2 if, lo cual el primer
if es el que abre el circuito, abre las siguientes condiciones del segundo if en caso
de que este se llegase a cumplir, en este caso 0 es abrir circuito y 1 en estado
cerrado.
Posteriormente continuamos a cerrar los respectivos If y el proceso.
UNIVERSIDAD TECNOLÓGICA DE CAMPECHE
Carrera de Ingeniería en Mecatrónica
Área: Automatización
SIMULACIÓN DE LA PROGRAMACION