NOMBRE:……………………………………………………………………… UAB - CIS UAB - CIS

CIC500 - ARQUITECTURA DE COMPUTADORAS CIC500 - ARQUITECTURA DE COMPUTADORAS

C.I.: ………………………….. 2do parcial – II/2018 2do parcial – II/2018
11. Seleccione para que tipo de dispositivos se utilizó la tecnología de Buses ST506 (ESDI Seagate):
1. Seleccione los parámetros que caracterizan a los dispositivos de almacenamiento de datos: a. Memorias del sistema
a. Organización de los buses b. Dispositivos de Cinta
b. Unidad de transferencia c. Memoria Cache
c. Método de mapeo d. Dispositivos de opto electrónicos
d. Método de Acceso a los datos e. Discos duros
e. Localidad de referencia
12. Seleccione las características del Método de Acceso Secuencial
2. Selecciones las tareas del bus de Control: a. Iniciar al principio y leer en orden
a. Llevar la información desde la fuente al destino. b. Bloques individuales, tienen direcciones únicas
b. Organizar las transferencias de datos entre los dispositivos conectados al bus c. El acceso se hace mediante un acceso directo a una vecindad dada
c. Datos y direcciones (bus de datos y bus de direcciones). d. El tiempo de acceso es aleatorio
d. Indicar qué tipo de información circula por el bus de datos e. El tiempo de acceso depende de la localización de los datos y de dónde se localizaban previamente.
e. Llevar comandos complejos
13. Una transacción a través del bus incluye dos fases o pasos (partes). Seleccione dichos pasos:
3. Seleccione las tareas que ejecuta la CPU durante la fase de verificación de y atención a una interrupción. a. Petición de operación a través de un comando que lleva asociado una dirección para indicar a qué dispositivo va dirigido.
a. Ejecuta la rutina de Servicio de Interrupción b. El maestro es quién inicia la transacción en el bus mandando el comando (y la dirección si es necesario).
b. Salva su estado y transfiere el control a la ISR del dispositivo que lo interrumpió. c. El esclavo es el que responde al maestro enviando el dato al maestro o recibiéndolo del maestro
c. Continúa ejecutando el programa principal. d. En los casos sencillos de entrada/salida el procesador es el maestro (El comando es simplemente la dirección, R/W y CS).
d. Restaura su estado y devuelve el control al programa principal. e. Transferencia del dato
e. Ninguno de los anteriores.
14. El tiempo que transcurre desde el envío a la memoria de la dirección de una celda hasta la obtención del dato, se conoce como
4. Seleccione los buses que tienen una conexión de Bus Local. a. Tiempo de acceso o tiempo de respuesta.
a. Bus ISA (Industrial Standard Architecture) b. Tiempo de ciclo
b. Bus EISA (ISA – Extendido) c. Tiempo que transcurre desde que la memoria acepta una petición hasta que queda lista para aceptar la siguiente
c. Bus PCI (Peripheral Component Interconnection) d. Tiempos condicionados a la tecnología de la memoria y a la mejora del protocolo de diálogo memoria/CPU
d. Bus AGP (Accelerated Graphics Port) e. Ninguno de los anteriores
e. SCSI (Small Computer System Interface)
15. Cuando la lógica de control de la caché interpreta una dirección de memoria simplemente como una etiqueta y un campo de palabra, estamos hablando de la:
5. Selecciones las características de Bus de ciclo partido: a. Correspondencia directa
a. El bus está ocupado mientras dura una transferencia elemental entre dos dispositivos b. Correspondencia asociativa
b. El tiempo del bus se divide en slots de tiempo para poder compartir varias operaciones de bus entre diferentes periféricos. c. Correspondencia asociativa por conjuntos
c. El bus es muy complejo de gestionar. d. Todos los anteriores
d. El bus puede estar ocupado mucho tiempo esperando a que un periférico responda e. Ninguno de los anteriores.
e. El bus se convierte en un cuello de botella.
16. Indique los métodos de arbitraje para el acceso al bus con los cuales cuenta un dispositivo de E/S son:
6. Seleccione las características de Bus multiplexado: a. Multiplexados y separados
a. Direcciones y datos son enviados en el mismo ciclo de bus b. Síncronos y Asíncronos
b. Problema del número de líneas c. Centralizados y Distribuidos
c. Primero se envían las direcciones y después los datos d. Maestro y esclavo
d. Direcciones y datos comparten el mismo bus e. Ninguno de los anteriores
e. son baratos y poco complejos
17. Cuando se sustituye aquel bloque del conjunto que ha estado más tiempo en la caché, estamos hablando del Algoritmo de sustitución:
7. Seleccione las desventajas de un sistema de buses a. (LRU, least-recently used)
a. La flexibilidad para soportar diferentes tipos de dispositivos b. (FIFO, First-In-First-Out)
b. Añadir nuevos componentes c. (LFU, Least-Frequently used)
c. Las mismas conexiones compartidas por múltiples componentes d. Ninguno de los anteriores
d. El ancho de banda del bus limita la velocidad en las transacciones entre los componentes del sistema
e. La longitud del bus y número de dispositivos conectables 18. Cuando cada bloque de memoria principal pueda cargarse en cualquier línea de la memoria caché, estamos hablando de una:
a. Correspondencia directa
8. Indique que tipo de memoria que se sincroniza con el reloj de la placa base mediante latches o registros temporales b. Correspondencia asociativa
a. SDRAM c. Correspondencia asociativa por conjuntos
b. RDRAM (Rambus DRAM) d. Todos los anteriores
c. BEDO RAM (Burst Extended Data Out) e. Ninguno de los anteriores.
d. Fast Page Mode DRAM
e. DRAM 19. Cual son los objetivos de la Memoria Cache
a. Lograr que la velocidad de acceso a los datos e instrucciones sea lo más rápida posible
9. Seleccione la características de la Memoria Cache Totalmente Asociativa b. Que las memorias externas no volátiles sean permanentes.
a. Un bloque puede estar en cualquier lugar de la cache c. Un tamaño grande de memoria al precio de memorias semiconductoras menos costosas.
b. Tiempo de acceso bajo d. Que los dispositivos de almacenamiento sean menos costosas
c. Mejor tasa de aciertos e. Que el acceso a los datos sea aleatorio
d. Hardware más sencillo
e. Un bloque solo puede ubicarse en un bloque de la cache 20. Selecciones los Elementos de diseño de la Memoria Cache
a. Tamaño de cache
10. Indique a que hacemos referencia cuando decimos que los programas acceden en cualquier instante de tiempo a una porción de memoria relativamente b. Función de correspondencia
pequeña del espacio de direcciones total, estamos haciendo referencia a. c. Algoritmos de Sustitución y Política de Escritura
a. Localidad Temporal d. Todos los anteriores
b. Principio de localidad de referencia: e. Ninguno de ellos
c. Localidad Espacial
d. Niveles de la jerarquía y tecnologías asociadas NOTAS.-
e. Ninguno de los anteriores • OJO: En este tipo de pruebas, una selección errónea anula una buena (en cada respuesta).