UNIVERSIDAD MAYOR DE SAN

SIMON
FACULTAD DE CIENCIAS Y
TECNOLOGIA
LAB. ELECTRONICA ANALOGICA II

INFORME N°1
LABORATORIO DE
ELECTRONICA ANALOGICA II

TEMA: RESPUESTA EN FRECUENCIA

DEL
AMPLIFICADOR JFET

Estudiantes: Acosta Gutierrez Emanuel

Chambi Valencia Paolo K.

Condori Pinedo Shirley I.

Carrera: Ing. Electrónica

Docente: Ing. Arturo Saramani Aguilar

Grupo: g01-02
COCHABAMBA – BOLIVIA
 INFORME N°1

RESPUESTA EN FRECUENCIA DEL AMPLIFICADOR JFET

Objetivos.-
 Analizar y determinar la respuesta en frecuencias de un transistor JFET.
 Comprobar experimentalmente el diseño de la polarización de una etapa del transistor de
efecto de campo para un punto de operación determinado.
 Manejar el Pspice como herramienta de análisis y simulación de circuitos electrónicos.

I1. Descripción de Aspectos Teóricos de la respuesta en frecuencia de un JFET

Se puede afirmar que en bajas frecuencias la ganancia 𝐴𝑉 se reduce, esto debido a la reactancia de
los capacitores 𝐶1 , 𝐶2 y 𝐶𝑆 son altas, pues cuando tiende a cero la frecuencia estos ya se comportan
como circuito abierto, pero es el valor de Cs quien nos determina la frecuencia de corte inferior esto
según el diseño.

En la banda de Frecuencias medias los capacitores 𝐶1 , 𝐶2 y 𝐶𝑆 tienen una impedancia muy baja, por
lo cual estos se comportan como cortocircuitos, lográndose de esta forma que la amplificación sea
plena según el diseño realizado, pues es en este rango de frecuencias que se analiza Av.

Llegando a Altas frecuencias los capacitores 𝐶1 , 𝐶2 y 𝐶𝑆 siguen estando en cortocircuito, pero es en

estas frecuencias que llegan a aparecer capacitancias parasitas𝐶𝑔𝑠 , 𝐶𝑔𝑑 y 𝐶𝑑𝑠 Cgs.Esto en el
transistor, es por tal motivo un requerimiento indispensable determinar un capacitor equivalente𝐶𝑥
mediante el teorema de Miller. Es de esta forma que se puede controlar la frecuencia de corte en
altas, y a su vez establecer el ancho de banda requerido.

I2. Explicación de criterios y cálculos de polarización, teóricos y prácticos, empleados para

desarrollar P2. Muestra de las rectas de carga en DC y AC.

Se parte primero por la polarización del transistor de tal forma que primero se debe elegir el punto
de trabajo el cual se obtuvo bajo los siguientes criterios:

 𝑉𝐺𝑆 debe ser aproximadamente -0,8 para que se tenga una buena corriente 𝐼𝐷 , esto para tener
un buen nivel de Amplificación.
 Debe ser equilibrado con la tensión 𝑉𝐷 , el punto 𝑉𝐷𝑆𝑄 debe ser una tensión media en la recta
de carga del transistor, para que el punto no se vaya a la zona de corte ni a la de saturacion.
Dado que Idq=Is y con Vs casi igual a –Vgsq, hallamos Rs=Vs/Is. Con Idq y Vd=Vdsq/2
hallamos Rd.
  𝑉𝑔𝑠𝑞 = −0.8[𝑉] 𝐼𝑑𝑞 = 3,7[𝑚𝐴] 𝑉𝑑𝑑 = 20[𝑉]
𝑉𝑑𝑑−𝑉𝑠 20−0.34
 𝑉𝑅𝑠 = 0.34[𝑉] 𝑉𝑑𝑠𝑞 = = = 10,6[𝑉]
2 2

 𝐼𝑠 = 𝐼𝑑𝑞 = 3,7[𝑚𝐴] 𝑉𝑑 = 𝑉𝑑𝑠𝑞

𝑉𝑅𝑠 𝑉𝑅𝑑 𝑉𝑅𝑔

𝑅𝑠 = 𝐼𝑅𝑠
= 540[Ω] 𝑅𝑑 = 𝐼𝑅𝑑
= 2,5[𝐾Ω] 𝑅𝑔𝑇 (𝑅1//𝑅2) = 𝐼𝑅𝑔
= 160[𝐾Ω]

RECTA DE CARGA EN DC

Entrada:

Salida:
ANALISIS AC Y FRECUENCIA.

- Análisis transiente

I3. Mostrar el diseño y cálculos realizados para hallar la ganancia y las frecuencias de corte
en bajas y altas correspondiente.
Punto de trabajo.-

𝑉𝑑𝑠 = 10,6 [𝑉]

𝑄𝑜 = { }
𝐼𝑑 = 3,7 [𝑚𝐴]

𝑉𝐷𝐷 = 20[𝑉]

(𝑥 + 𝑦)
𝐴𝑣 = 10 + 2 = 11,2 = ±1 [𝑑𝑏]
5

𝐵𝑤 = 10(57 − 𝑥 − 3𝑦) = 500 ± 40 [𝑘𝐻𝑧]

Calculando Rg:
𝑉𝑅𝑔
𝐼𝑔 = 2 [𝑛𝐴] 𝑅𝑔 = 𝐼𝑔
= 500 [𝑘Ω] valor comercial 𝑅𝑔 = 470 [𝑘Ω]

𝑉𝑅𝑔 = 0.001[𝑉]

Calculando Rs:
𝑉𝑔𝑠𝑞
𝑅𝑠 = = 540 [Ω] valor comercial 𝑅𝑠 = 540 [Ω]
𝐼𝑑

Calculando Rd:

𝑉𝑅𝑑 = 𝑉𝐷𝐷 + 𝑉𝑑𝑠 + 𝑉𝑅𝑠

𝑉𝑅𝑑
= 20 − 8.6 − (2 + 0) 𝑅𝑑 = = 2,52 [𝑘Ω] valor comercial 𝑅𝑑 = 2,5 [𝑘Ω]
𝐼𝑑

𝑉𝑅𝑑 = 9,4 [𝑉]

Obtenidas las curvas y los puntos de trabajo, tanto para la caracteristica de entrada como de salida,
realizar la polarizacion en AC para maxima excursion de señal.

𝑓𝑐1 = 1[𝐻𝑧] 𝑓𝑐2 = 10[𝐻𝑧] 𝑓𝑐𝑠 = 100[𝐻𝑧]

f RESPUESTA EN BAJAS FRECUENCIAS

Calculando C1:

1 1
𝑓𝑐1 = ≅
2𝜋𝐶1 (𝑅𝑖 + 𝑅𝑔 ) 2𝜋𝐶1 𝑅𝑔

1
𝐶1 = 2𝜋𝑓 = 1, 𝑂2[𝑢𝐹] valor comercial 𝐶1 = 1 [𝑢𝐹]
𝑐1 𝑅𝑔
Calculando C2:

1 1
𝑓𝑐2 = ≅
[(𝑅
2𝜋𝐶2 𝑠 + 𝑟𝑑𝑠) ∕∕ (𝑅𝐷 + 𝑅𝐿 )] 2𝜋𝐶2 (𝑅𝐷 + 𝑅𝐿 )
1
𝐶2 = 2𝜋𝑓 = 6.63 [𝜇𝐹] valor comercial 𝐶2 = 6.8 [𝜇𝐹]
𝑐2 (𝑅𝐷 +𝑅𝐿 )

Calculando Cs:

1 1
𝑓𝑐𝑠 = ≅
2𝜋𝐶𝑠 [(𝑅𝐿 ∥ 𝑅𝐷 + 𝑟𝑑𝑠) ∥ 𝑅𝑠 ] 2𝜋𝐶𝑠 𝑅𝑠
1
𝐶𝑠 = = 10,089[𝜇𝐹] valor comercial 𝐶𝑠 = 10 [𝜇𝐹]
2𝜋𝑓𝑐𝑠 𝑅𝑠

𝑓 RESPUESTA EN MEDIA FRECUENCIA

C1 Capacitores de

C2 Acoplamiento

Cs : De desacoplamiento

Características:

En media frecuencia los 3

capacitores se cortocircuitan.

𝑉𝑜
𝐴𝑣 = ≅ −𝑔𝑚(𝑅𝑑 ∥ 𝑅𝐿 )
𝑉𝑖
𝑔𝑚 = 3,8 × 10−3

𝐴𝑣 [𝑑𝑏] = 20 log 𝐴𝑣
12.4
12.4 = 20 log 𝐴𝑣 𝐴𝑣 = 10 20 = −3,63
 𝐴𝑣
𝑅𝐿 = = 1.7 [𝑘Ω] valor comercial 𝑅𝐿 = 1.7[𝑘Ω]
−(𝐴𝑣 +𝑔𝑚𝑅𝑑 )

𝑓 RESPUESTA EN ALTAS FRECUENCIAS

Llegan a aparecer capacitancias parasitas.

Aplicando el Teorema de Miller: Se descuelga la capacitancia de interés la cual es Cx.

Descolgando:

Calculando Cx: 𝐵𝑤 = 𝑓𝐶𝐻 −

`
𝑓𝐶𝐿 𝐵𝑤 ≅ 𝑓𝐶𝑥 ≅ 𝑓𝐶𝑥 =
500[𝑘𝐻𝑧]
 1 1
𝑓𝐶𝑥 = ≅
2𝜋[(𝐶𝑥 + 𝐶𝑔𝑑 )(1 − 𝐴𝑣 ) + 𝐶𝑔𝑠 ]𝑅𝑖 ∥ 𝑅𝑔 2𝜋𝐶𝑥 (1 − 𝐴𝑣 )𝑅𝑖

1
𝐶𝑥 = = 1,37 [𝑝𝐹]
2𝜋𝑓𝐶𝑥 (1 − 𝐴𝑣 )𝑅𝑖

`
1 1
𝑓𝐶𝑥 = ≅
1 1
2𝜋[(𝐶𝑥 + 𝐶𝑔𝑑 ) (1 − 𝐴 ) + 𝐶𝑔𝑠 ]𝑟𝑑𝑠 ∥ 𝑅𝑑 ∥ 𝑅𝐿 2𝜋𝐶𝑥´ (1 − 𝐴 ) (𝑅𝑑 ∥ 𝑅𝐿 )
𝑣 𝑣

1
𝐶𝑥´ = = 172,4 [𝑝𝐹]
´ 1
2𝜋𝑓𝐶𝑥 (1 − ) (𝑅𝑑 ∥ 𝑅𝐿 )
𝐴𝑣
1
𝐶𝑥𝑝 = 2 (𝐶𝑥 + 𝐶𝑥´ ) = 365 [𝑝𝐹] valor comercial 𝐶𝑥𝑝 = 350 [𝑝𝐹]

I4. Muestra de los resultados obtenidos, tanto teóricos, en simulación como prácticos, debido
a la variación de Cx, según L3.

Simulación Teórico Practica

Cx[pF] - 350 -
Av[dB] 11.8 11,2 12.3
Bw[KHz] 513 500 540

a) Los resultados obtenidos, tanto teórico, en simulación debido a la variación de Cx de manera

que se pueda obtener una variación del punto de corte en altas en ±10% de su valor fijado del
circuito practico.

Practico 12.3 – 400khz

- Sacando el 10% de ancho de banda: BW= 50Khz

-Obteniendo el valor de Cx:

1
𝐶𝑥 = = 1.2831nf
𝑓𝑐𝑥∗2𝜋∗(1−𝐴𝑉)∗𝑅𝑖

1
𝐶𝑥′ = 1 = 5.348nf
𝑓𝑐𝑥∗2𝜋∗(1− )+(𝑅𝐷∥𝑅𝐿
𝐴𝑉

1
𝐶𝑥𝑝 = 2 (Cx + Cx′) = 3.31nf

- En la simulación:
 b) Graficando el circuito realizado en laboratorio con el cambio de Cx de 68pf

I5. Mostrar la tabla de resultados teóricos, de simulación y prácticos, con los valores
obtenidos del circuito de la Fig. 3

Componentes

Valores RG RS RD RL C1 C2 CS CX
Teóricos 2,5[kΩ] 540[Ω] 1.19[kΩ] 1.3[kΩ] 338[nf] 3.63[uf] 28.42[uf] 287[pf]
Simulados 470[kΩ] 56 [Ω] 1.2[kΩ] 1.2[kΩ] 330[nf] 10[uf] 33[uf] 690[pf]
Prácticos 470[kΩ] 56 [Ω] 1.2[kΩ] 1.2[kΩ] 330[nf] 10[uf] 33[uf] 690[pf]
 Voltajes y corrientes (DC)

Resultados VDD[V] VRD[V] VRS[V] VRG[V] VGS[V] VDS[V] ID[mA] IS[A] IG[A]
Teóricos 20 9,4 2 0.001 0.34 8,6 6.38 6.38 2[nA]
Simulados 20 0.806 0.77 7.02 6.49 -6.497 -1.185[pA]
Prácticos 20.01 9.98 2,01 0.9 0.45 5.35 6.9 6.9 0[A]

I6. Análisis de errores (basado en el método de Montecarlo del Pspice).

El método de Montecarlo nos permite obtener muestras (distintas) del comportamiento del circuito
al variar aleatoriamente el valor de los parámetros, debido a las tolerancias (5% en nuestro caso). Y
que las resistencias no son iguales tienen una tolerancia distinta.

Se puede observar las divergencias de las tablas anteriores se deben a un pequeño margen de error
(considerable) en los cálculos realizados; con esta herramienta se aprecia esos rangos de variación.

I7. Conclusiones
 En baja frecuencia los capacitores C1, C2 y Cs limitan la respuesta debido a la variación de
los valores teóricos a los utilizados en laboratorio que fueron los valores comerciales
existentes.
 En frecuencias medias los capacitores de acoplamiento se cortocircuitan debido a que su
reactancia se hace despreciable.
 Es en la etapa de frecuencias medias que se debe comprobar la ganancia de un circuito
amplificador JFET u otro.
 Las Capacitancias parasitas asociadas al dispositivo JFET limitan sus respuestas en altas
frecuencias.
 El valor de Cx nos permite establecer la frecuencia de corte según nuestros requerimientos, es
por eso la importancia de escoger el valor adecuado en base a los valores comerciales. Y es
importante considerar que mientras Cx sea más pequeño aumentan el ancho de banda.
 En un circuito de amplificación la existencia de capacito