Escolar Documentos
Profissional Documentos
Cultura Documentos
RESUMO
Esta experiência tem como objetivo um estudo dos elementos básicos do nosso universo de trabalho, ou
seja, as portas lógicas. Para isto serão efetuados estudos para determinar algumas características
elétricas destes componentes, como a curva de transferência de tensão e os atrasos de propagação.
Serão estudados dispositivos TTL e CMOS.
1. PARTE TEÓRICA
Pino 8
Pino 1 Pino 7
Os fabricantes de CIs fornecem diagramas de pinos similares ao mostrado na Figura 2 - neste caso para
um CI 7408. Note que este CI contém quatro portas “E” de 2 entradas cada uma e é, portanto, chamado
de porta E quádrupla de 2 entradas.
A Figura 2 mostra os terminais do CI numerados de 1 a 14 no sentido anti-horário (visto pelo lado de
cima) a partir do entalhe. As conexões de alimentação do CI são os terminais GND (pino 7) e Vcc (pino
14). Todos os outros pinos são as entradas e saídas das quatro portas E.
O CI 7408 é parte de uma família de dispositivos, representando um dentre os muitos dispositivos da
família TTL (transistor-transistor-logic). Dispositivos de outras famílias lógicas, como o CMOS
(complementary metal-oxide-semiconductor), estão disponíveis e que apresentam a mesma
funcionalidade (p.ex. 74HC08).
Os dispositivos TTL foram dispositivos lógicos largamente utilizados, contudo, atualmente, devido a
diversos fatores, os dispositivos CMOS passaram a ser mais empregados em projetos de circuitos
digitais.
Há vários fabricantes de circuitos integrados TTL e CMOS e estes publicam, em forma de manuais (ou
datasheets), as características funcionais e elétricas desses componentes.
1A 1 14 VCC
1B 2 13 4B
1Y 3 12 4A
2A 4 11 4Y
2B 5 10 3B
2Y 6 9 3A
GND 7 8 3Y
Vcc
nível um
4
2
Vb Vx
1
nível zero
0 Va
0,5 1,0 1,5 2,0 2,5 3,0
Os níveis de tensão garantidos pelos fabricantes e que realmente mostram a compatibilidade entre os
membros da família são apresentados na Tabela I.
Analisando-se os valores de tensão constantes da Tabela I, pode-se concluir que os circuitos TTL
admitem, no pior caso, uma margem de ruído CC de 0,4V. Assim sendo, no pior caso, ao nível ZERO
fornecido por uma saída TTL pode-se somar um ruído de amplitude +0,4V, que o sinal resultante ainda é
reconhecido corretamente por uma entrada TTL; no nível UM fornecido por uma saída TTL, pode-se
somar um ruído de amplitude -0,4V, que o sinal resultante ainda se encontra dentro das especificações
de entrada para nível UM. Para valores de tensão compreendidos entre 0,8V e 2,0V, nada se garante com
relação aos níveis lógicos. A figura 4 resume estas considerações.
V OHMin
2,4
2,0 V IHMin
Níveis
Lógicos
V ILMax
0,8
0,4 VOLMax
Além da compatibilidade entre os níveis de tensão requeridos pelas entradas e fornecidos pelas saídas,
também é necessário examinar os valores das correntes absorvidas e fornecidas pelas entradas e saídas
dos circuitos integrados, tanto em nível UM como em nível ZERO. Para tanto considere o circuito de uma
porta lógica inversora TTL, apresentado na figura 5. Para analisar o circuito, notar que os transistores
apresentados trabalham somente nas regiões de corte e saturação e os valores de corrente contidos na
Tabela II seguem a seguinte convenção:
• Corrente absorvida pela porta: positiva.
• Corrente fornecida pela porta: negativa.
No circuito do inversor lógico da figura 5, quando a entrada estiver em nível UM, o transistor de entrada
T1e está cortado e uma pequena corrente de coletor circula no circuito pela base de T2e. Este valor é
suficiente para saturar este transistor. A saturação de T2e fornece uma corrente de base de T2s, levando-o
à também saturação e baixar a saída para um valor baixo (VCEsat). A tensão do coletor de T2e é igual a
VBE(T2s)+VCEsat(T2e) ≅ 0,9V. Isto garante que tanto o diodo como T1s fiquem cortados. Assim, o transistor
T2s saturado estabelece uma tensão baixa na saída do inversor.
T1s
entrada saída
T2e
T1e
T2s
Entrada Saída
0 lógico 1 lógico (T1s saturado)
1 lógico 0 lógico (T1s cortado)
Quando a entrada estiver em nível ZERO, o transistor T1e está saturado, uma vez que a junção base-
emissor está diretamente polarizada. Desta forma, a tensão na base de T1e é de aproximadamente 0,9V
e a tensão na base de T2e é de aproximadamente 0,3V, que é insuficiente para levá-lo à condução. Tem-
se então que o transistor T2e está cortado. Com T2e cortado, a tensão na base de T2s é igual a 0V e desta
forma, T2s também está cortado. Com T2e cortado, não há corrente no coletor de T2e, então a base do
transistor T1s tem um valor suficiente para polarizar diretamente o diodo e T1s. Nesta situação, T1e está
conduzindo e a tensão na saída é basicamente igual a do emissor. Se a saída estiver em aberto, o valor
da ensão de saída será aproximadamente 3,6V, devido a duas quedas de tensão de 0,7V (pela junção
base-emissor de T1s e pelo diodo).
Para maiores informações sobre a análise do circuito da porta inversora TTL, recomenda-se a consulta
das referências (Sedra e Smith, 2000) e (Tocci e Widmer, 2004).
Os parâmetros de corrente, entretanto, são válidos somente para entradas e saídas típicas, semelhantes
às da porta analisada. Como existem alguns circuitos integrados TTL da série 74 que apresentam aquelas
correntes com valores diferentes e, também, para facilitar o projeto de sistemas que utilizam outras
séries da família TTL, foram definidos os seguintes parâmetros:
• Carga Unitária TTL (UL):
− UL = 40 µA para nível UM;
− UL = 1,6 mA para nível ZERO.
• Fan-in - número de ULs requerido pela entrada.
• Fan-out - número de ULs fornecido pela saída.
Da Tabela II conclui-se que uma saída TTL pode excitar até 10 entradas da mesma família (fan-out).
Outra especificação importante fornecida pelos fabricantes dos circuitos TTL diz respeito à máxima tensão
que pode ser aplicada às entradas. Para a série 74, é recomendado não se colocar níveis de tensão
superiores a 5,5V, pois o circuito pode ser danificado se uma entrada receber uma tensão superior a este
valor.
90%
10%
tr
• "Fall time" (tf) - intervalo de tempo necessário para que um sinal vá de 90% de seu valor em tensão
até 10% do seu valor em tensão (figura 7).
tf
90%
10%
• "Delay time" (td) - intervalo de tempo decorrido entre uma variação de sinal na entrada e a
correspondente variação na saída; toma-se como referência o ponto de 50% do valor de tensão,
conforme mostrado na figura 8.
Entrada
50%
50%
Saída
td
• "Propagation time" (td) - intervalo de tempo decorrido entre uma variação de sinal na entrada e a
correspondente variação na saída; é calculado através da média aritmética dos tempos de
propagação para variação do sinal de saída de BAIXO para ALTO (tPLH) e de ALTO para BAIXO (tPHL),
definidos conforme mostrado na figura 9.
Entrada
50%
50%
Saída
tPLH tPHL
As características acima citadas, aliadas a fatores tais como, o não sincronismo de eventos, podem levar
à geração de sinais indesejáveis em projetos aparentemente corretos. Para que se possa contornar essa
situação deve-se conhecer profundamente todas as características dos componentes que serão utilizados.
2. PARTE EXPERIMENTAL
Fonte de alimentação
fixa
+5Vcc
A Vcc
Fonte de alimentação Y
ajustável 7400
(0 a +5Vcc) B
GND
b) Baseado nos parâmetros de tempo pesquisados, qual intervalo de valores de freqüência pode ser
usado? Justifique sua resposta.
Tempos de Subida e Descida
c) Escolha um valor de freqüência para o gerador de pulsos e execute a medida do tempo de subida e
de descida do sinal de saída da porta lógica. Anote os valores experimentais.
d) Compare os valores pesquisados e experimentais. Comente.
Tempo de Propagação
e) Efetuar a medida dos parâmetros tPLH e tPHL. Anote os valores obtidos.
f) Calcule o tempo de propagação tP da porta lógica estudada.
g) Compare os valores pesquisados e experimentais. Comente.
Análise dos Resultados
h) Com base nos valores experimentais obtidos, qual é o maior valor de freqüência que pode ser usado
na entrada da porta lógica estudada?
i) Caso fosse necessário criar um bloco de retardo usando portas lógicas semelhantes ao estudado, qual
o número de portas necessário para se atrasar uma onda quadrada por pelo menos 45 ns? Justifique
sua resposta.
3. BIBLIOGRAFIA
• FREGNI, Edson e SARAIVA, Antonio M. Engenharia do Projeto Lógico Digital: Conceitos e
Prática. Editora Edgard Blucher Ltda, 1995.
• MORRIS, Robert L. e MILLER, JOHN, R. (eds.) Projeto de Circuitos Integrados TTL. Editora
Guanabara Dois.
• SEDRA, Adel S. e SMITH, Kenneth C. Microeletrônica. Makron Books, 2000.
• SIGNETICS. TTL Logic Data Manual, 1982.
• TEXAS INSTRUMENTS. The TTL Logic Data Book, 1994.
• TOCCI, Ronald J. e WIDMER, Neal S. Digital Systems: Principles and Applications. 9th edition,
Prentice-Hall, 2004.
• WAKERLY, John F. Digital Design: Principles & Practices. 3rd edition, Prentice Hall, 2000.
4. MATERIAL DISPONÍVEL
• Circuitos Integrados TTL:
7400 (TTL e CMOS).
5. EQUIPAMENTOS NECESSÁRIOS
• 1 painel de montagens experimentais.
• 1 fonte de alimentação fixa, 5V ± 5%, 4A.
• 1 fonte de alimentação variável de 0 a 5V ± 5%, 4A.
• 1 osciloscópio digital.
• 1 multímetro digital.
• 1 gerador de pulsos.