Você está na página 1de 40

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.

br )

DISPOSITIVOS LÓGICOS
PROGRAMÁVEIS
SPLDs, CPLDs e FPGAs
Objetivos da tecnologia
 Permitir projeto e prototipagem em campo
 Ajustes em projetos de hardware
 Proteção da Propriedade Intelectual
 Alto nível de integração
 PCI
 Energia
 Custos de montagem

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Árvore das famílias de dispositivos
digitais

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Arquiteturas básicas programáveis
 SPLD – Simple Programmable Logic Device
 PROM - Programmable Read-Only Memory
 PLA – Programmable Logic Array
 PAL – Programmable Array Logic
 GAL – Generic Array Logic
 CPLD – Complex PLD
 FPGA – Field Programmable Gate Array

 Tecnologias não configuráveis em campo:


 GA – Gate Arrays
 ASIC – Application Specific Integrated Circuit

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Tecnologias de programação
 Irreversível: as interconexões internas não podem ser
restabelecidas
 queima de fusíveis / antifusíveis.
 Reprogramável: as interconexões podem ser
reconfiguradas
 EPROM
 EEPROM
 FLASH
 SRAM
 Reconfiguração
 In-system (padrão JTAG)
 Out-system (arquivo padrão JETC

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Métodos de programação

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Fabricantes
 Actel (http://www.actel.com/ )
 Altera (http://www.altera.com/ )
 Atmel (http://www.atmel.com/products/ )
 Cypress (http://www.cypress.com/ )
 Lattice (http://www.lattice.com/ )
 Quicklogic (http://www.quicklogic.com/ )
 Xilinx (http://www.xilinx.com/ )

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Guias de referência
 FPGA4fun.com
(http://www.fpga4fun.com/index.html )
 FPGA-guide.com (http://www.fpga-guide.com/ )
 Semiconductor-Manufacturing.net
(http://www.semiconductor-
manufacturing.net/FPGAs-(Field-
Programmable-Gate-Arrays.htm )
 Wiki (http://en.wikipedia.org/wiki/FPGA )

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Breve história
 1.o Integrado Programável
 Harris (196x)
 Arranjo de diodos com fusíveis
 1.a PLA
 Philips (1970)
 1.o Sucesso comercial
 Monolithic Memories (MMI) (1978)
 PAL 16L8
 Software de Desenvolvimento!!
 1.a GAL
 Lattice (198x)
 1.a CPLD
 Altera (1983)
 1.a FPGA
 Xilinx (1984)

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )
SPLDS
Simple Programmable Logic Devices
PROM

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


PROM

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br)
PAL

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


PAL 16L8

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


GAL 16V8

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


GAL - Macrocélula

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


CPLDS
Complex Programmable Logic Devices
Algumas Características
 Elemento interno de configuração
 EEPROM

 FLASH

 Interface de configuração
 JTAG

 Pouca flexibilidade nas interconexões


 Tempos de propagação uniformes

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


MAX3000 (Altera)
 Família de dispositivos
 EEPROM
 Estrutura interna
 LABs (Logic Array Blocks)
 Macrocélulas
 Expansores de termos de produto (compartilhável e
paralelo)
 PIA (Programmable Interconnect Array)
 Blocos de Controle de I/O

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Arquitetura geral - família MAX

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


MAX3000 (Altera)

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Macrocélula

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Características da família

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Configuração da família MAX

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )
FPGAS
Field Programmable Gate Arrays
Características
 Elemento interno de configuração
 SRAM
 Interface de configuração
 JTAG
 Maior flexibilidade de configuração (comparada
às CPLDs)
 Tempos de propagação não-uniformes
 Memória para dados interna
 SRAM
 Emulação de ROM

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Arquitetura
básica

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )
Elemento lógico

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Carry-chain

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Cascade-chain

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


LAB

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Configurações de EAB

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


EAB

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Interconexão

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Interface de I/O

Prof. Valfredo Pilla Jr (valfredo@utfpr.edu.br vpilla@up.edu.br )


Características da família