Escolar Documentos
Profissional Documentos
Cultura Documentos
* INTRODUCCION
* CARACTERISTICAS DEL 8051
* ARQUITECTURA DEL 8051
* TERMINALES DEL 8051
* REGISTROS INTERNOS DEL 8051
* MODOS DE DIRECCIONAMIENTO DEL 8051
* INSTRUCCIONES DEL 8051
* INTERCONEXIONADO CON CIRC PERIFÉRICOS
* MANEJO DEL SIMULADOR DEL 8051
Memorias de
acceso aleatorio
para datos (RAM)
Bus Módulos
de entrada/
salida
Micro-
computadora
(MC) Lógica
adicional
Periferia
(memorias periféricas y
equipos de entrada/salida)
Hardware
Software
Estructura de un sistema
de microcomputadoras (MCS)
Bus de datos
Bus de control
Bus de direccionamiento
Registro Registro B C
Acumulador
intermedio de instrucciones
Bloque de registros
D E
Flipflops H L
de condición Indicador
Decodificador de posición
de instrucciones
Contador
y control del
Unidad de programa
ciclo de
aritmética/ máquina Contador progresivo/
regresivo
lógica Memoria de direcciones
Alimentación
Procesador E/S
central progra- Puerta
de 8 bits mables de E/S
en paralelo
Tensión
de referencia
Salida de la
Entradas Convertidor Regulación matriz de
Generador
analógicas A/D dela indicación y
MUX
de 8 bits luminosidad del teclado
Equipo de
Reloj
advertencia Señal
Horas
Horas de conexión
Minuto
Minuto
Bus de direccionamiento
CS CS CS
MP Módulo
RAM ROM
(micro- (random read-only
periférico
de entrada/
procesador) access memory) memory)
salida
Bus de datos
Bus de control
Funcionamiento de la microcomputadora
y su estructura bus
2/22/2000 7 Dr. Alejandro Vega Salinas
Memoria Memoria 2 controladores/
de programas de datos temporizadores
de 4 Kbytes de 128 bytes de 16 bits
Procesador
central
de 8 bits
Procesador
booleando
de 1 bit
Entrada/ salida Entrada/ salida
Logica
en paralelo en serie
de interrupción
4 x 8 bits
8 8 8 8
Procesador
central
Contador/ Circuitos
temporizador de entrada/salida
ADVENACED MICROSYSTEM
80C521 256 8K 64K 1 32 2,16bit 2 8
DALLAS SEMICONDUCTOR
DS6000T 8-54K 4K 128K 1 32 2,16bit 6 8
INMOS-LTD
IMST245 4K 4G 4,links 2,32bit 2 32
IMST222 4K 64K 4,links 2,16bit 2 1
IMSM212 2K 4K 64K 4 2,16bit 2 16
NEC ELECTRONICS UK
78214 512 16K 64K 1 60 1,16bit 18 *
78322 640 16K 64K 1 55 1,16bit 19 16
1,12bit
ROCKWELL INTERNATIONAL
R6501 192 - 64K 1 32 2,16bit 10 8
36500/15 192 4K 16K 1 32 2,16bit 10 8
ZILOG UK LTD
Z86E21 256 8K 120K 1 32 2,14bit 6 8
Z8800 352 8K 128K 1 40 2,16bit 8 8
Z86C11 128 4K to 120K uart 82 2,0bit 8 8
256 EEPROM
83C851
A/D
(8XC550,
CPU 8XCC552,
8XCC562,
8XC752)
SCL I2c
Bus I/O Serial
Osc Four I/O Ports Serial
Control Port Ports
SDA Port
TXD RXD
Watchdog PWM System
Timer (8XC552,
(8XC528, 8XC562,
8XC550,
8XC552, 8XC752)
8XC562) P0 P2 P1 P3 P4-P5-P6
P3.0-RxD 10 8031 31
30
VPP/EA
PROG/ALE
Tx 11
INTO 12 8751 29 PSEN
28 P2.7
INTI 13
27 P2.6
T O 14
26 P2.5
T 1 15
25 P2.4
WR 16
24 P2.3
P3.7 R D 17
23 P2.2
X TAL 2 18
22 P2.1
X TAL 1 19
21 P2.0
VSS 20
+5V
Pin del 1 1 T1
D Q
Bus interno Ø Ø &
Pin E/S
T2
1
Q
Ø
Impulso CLK
de inscripción
de salida
Acceso de bus
Leer el pin
+5V
Pin del
1 1 T1
D Q
Ø Ø & 1Ø...4Ø kΩ
Bus interno Pin E/S
T2
Ø
Q
1
Impulso CLK
de inscripción
de salida
Refuerzo
del flanco
BAJO ALTO
Leer el pin
RAM
8051 P0 E PROM
DIRECCION
A0
LATCH BAJA
EA ALE A7
DIRECCION ALTA
P2 A8 A8
P SEN A15 A15
OE
RD WR RD WR
µC-8051 A8
P2 Bus de direcciones altas A9
A10
P SEN
RD WR RD WR
65535 65535
Externa
4Ø96
4Ø95
255
Interna
o externa 128
127
Ø Ø Ø
Memoria Memoria Registros SFR Memoria
de programas de datos interna de datos externa
Stack
Memoria de datos
utilizable discrecionalmente
Area direccionable por bits
(128 posiciones binarias)
Banco de registros 3(R0-R7)
Funciones de la
memoria de datos Banco de registros 2(R0-R7)
interna µC-8051 Banco de registros 1(R0-R7)
Banco de registros 0(R0-R7)
DIRECCIONAMIENTO DIRECTO
EL OPERANDO ES ESPECIFICADO POR UNA DIRECCION DE 8 BITS
EN DONDE SE ENCUENTRA EL DATO CON EL QUE SE DESEA
HACER LA OPERACIÓN. (SOLO EN RAM int. Y SFR).
MOV A, 2EH ; EL ACC. SE CARGA CON EL -DATO QUE SE
ENCUENTRA EN LA DIREC. 2EH.
MOV 3DH, 4EH
ADD A, 7FH
2/22/2000 25 Dr. Alejandro Vega Salinas
DIRECCIONAMIENTO INDIRECTO
SE UTILIZA UN REGISTRO EN DONDE SE ENCUENTRA LA
DIRECCIÓN DEL DATO CON EL QUE SE DESEA REALIZAR
LA OPERACIÓN.
SE UTILIZAN LOS REGISTROS R0, R1 Y SP, PARA EL
DIRECCIONAMIENTO DE 8 BITS.
PARA LAS DIRECCIONES DE 16 BITS SE UTILIZA EL DPTR. TANTO
RAM int COMO ext. PUEDEN SER DIRECCIONADAS INDIR.
ADD A, @RO ; SUMA AL ACC EL DATO APUNTADO POR R0.
MOV A, @R1 ; CARGA EL ACC. CON DATO APUNTADO R0
MOVX @DPTR, A ; CARGA ACC EN MEM. RAM EXTERNA
MOVX A, @R0
RAM EXTERNA
MOVX A, @R1 ; A <-- <@Ri>.
MOVX @R1, A ; <@Ri> <--A.
MOVX A, @DPTR ; A <-- <@DPTR>
MOVX @DPTR, A ; <@DPTR> <--A
P2.2 & FØ
P2.5 ≥1
2ØH. Ø
P1.6
MOV C,P2.2 ;Introducir P2.2 en el acarreo
ORL C,P2.5 ;Relación O con P2.5
ANL C,P1.1 ;Relación Y con P1.1
CPL C ;Invertir el resultado
MOV FØ, C ; Almacenar transitoriamente el resultado
MOV C,2ØH.Ø ;Introducir el bit 2ØH.Ø en el acarreo
ANL C,/21H.3 ;Relación Y con el bit 21H.3 invertido
ORL C,FØ ;Relación O con el bit FØ
ORL C,/P1.6 ;Relación O con el bit P1.6 invertido
MOV P3.3, C ;Transferir a P3.3 el resultado final
CY AC F0 RS1 RS0 OV - P
CY PSW.7 ACARREO
AC PSW.6 ACARREO AUX.
FO PSW.5 USOS GENERALES
RS1 PSW.4 SEL 1 DEL B. DE REG.
RS0 PSW.3 SEL 0. DEL B. DE REG.
OV PSW.2 OVERFLOW
- PSW.1 INDEFINIDA
P PSW.0 PARIDAD*
Si el #’s de bits en el Acc = 1, es Impar P=1, sino P=0