1) Diseñar un codificador de octal a binario con entradas activas en alto y salidas activas en

bajo, entrada de habilitación activa en alto, salida de habilitación activa en bajo que se activa
cuando el dispositivo está habilitado y ninguna de sus entradas es activada y salida selectora
de grupo activa en bajo que se activa cuando el dispositivo está habilitado y algunas de sus
entradas es activada.

2) Usando un solo decodificador 74138 y la lógica que sea necesaria soportada por el
respectivo diseño generar las funciones lógicas:
X = ∑ C, B, A (2, 4, 5)
Y = ∑ C, B, A (0, 1, 3)
Z = ∑ C, B, A (3, 6, 7)

3) Diseñe un codificador de prioridad de base 4 a binario con entradas y salidas activas en

alto.

4) Se necesita un decodificador manejador de display con salidas activas en bajo para que
muestre en el display la siguiente información.

0 1 2 3 4 5 6 7 8 9
A C E F G H L O P U

Diseñe el circuito lógico para las salidas a, d y f.

Tenga en cuenta las condiciones que sean necesarias para que el circuito use el menor
número de compuertas con el menor número de entradas. Indique el LSB del binario de
entrada. Conéctele el display al circuito diseñado mostrando la fuente de alimentación y los
resistores reductores de voltaje.

5) Use un solo decodificador con salidas activas en alto y una sola compuerta NOR para
implementar el circuito lógico que genere la función: F(A,B,C,D) = ∑(0,9,11,15) + d(1,2,3).

6) El 7449 es un decodificador de BCD a 7 segmentos con salidas activas en alto y entrada BI

activa en bajo. Para la combinación 10 a 14 el display presenta los símbolos especiales
(OBSERVAR LA HOJA DE PARCIALES 3 EL PUNTO 3) respectivamente, para la combinación
15 el display se apaga. Diseñe el circuito lógico para la salida c de este decodificador.

7) Diseñe un codificador sin prioridad de octal a binario con entradas y salidas activas en bajo,
debe disponer de una entrada de habilitación (EI) activa en bajo y una salida de habilitación
(EO) activa en bajo que se active cuando el dispositivo este habilitado y ninguna entrada
este activada.
8) Diseñar un decodificador de binario a base 4 con salidas activas en bajo, debe disponer de
cuatro entradas de habilitación: dos activas en alto y dos activas en bajo. Designar a las
entradas con la variable I, las salidas con la variable O, las entradas de habilitación con la
variable E.
Lo fundamental del diseño es usar compuertas con el menor número de entradas.

9) Se necesita un decodificador con salidas activas en bajo que solo muestre en el display los
dígitos decimales. Además debe tener una entrada de control LT activa en bajo. diseñar el
decodificador usando el menor número de compuertas con el menor número de entradas
de la siguiente manera:
a) 0, 1, 2 circuito para las salidas a y d
b) 3, 4, 5 salidas b y e
c) 6, 7, 8, 9 salidas c y f

10) Diseñar un decodificador de binario a octal con 2 entradas de habilitación activas en alto y
una entrada de habilitación activa en bajo y salidas activas en alto. Resumir las tres entradas
de habilitación en un circuito que entregue solo una entrada de habilitación.

11) Diseñar un codificador sin prioridad de base 4 a binario con entradas y salidas activas en
bajo, entrada de habilitación activa en alto, salidas de habilitación y de grupo activas en alto
y bajo respectivamente.

12) Diseñar las salidas c y g de un decodificador manejador de display con salidas activas en bajo
y entradas de control LT Y BI activas en alto. El decodificador solo debe mostrar los dígitos
del 0 al 9 y con las combinaciones BCD no validas los segmentos deben permanecer
apagados.

13) Usando el menor número de compuertas diseñe la salida e de un decodificador manejador

de display con salidas activas en bajo que solo presente los dígitos del 0 al 9. Debe tener una
entrada de barrido (BI) activa en alto.

14) Es Necesario Diseñar un codificador de octal a binario con entradas y salidas activas en bajo,
una entrada de habilitación, una salida de habilitación y una salida de grupo todas activas
en alto. La salida de habilitación se activa cuando el dispositivo está habilitado y ninguna
entrada está habilitada, la salida de grupo se activa cuando el dispositivo está habilitado y
alguna entrada esta activada.

15) Se requiere un codificador de prioridad de octal a binario con entradas y salidas activas en
alto y una entrada de habilitación activa en alto. Diseñar solo el circuito que determine la
prioridad del codificador de la siguiente manera: si su código termina en 0, 7 o 4 diseñar el
circuito para las salidas H1 y H6; si termina en 1, 6 o 3 diseñar el circuito para las salidas H2
y H5 y si termina en 2 o 5 diseñar el circuito para las salidas H3 y H4.
16) Diseñar un codificador de prioridad de base 4 a binario con una entrada y una salida de
habilitación. Todas las entradas y salidas son activas en alto. La salida de habilitación se
activa cuando el codificador está habilitado y las entradas de datos están inactivas.

17) Usar un decodificador 74ls138 y la lógica que sea necesaria para generar la función lógica:
FW, X, Z (0, 2, 4, 7). Debe presentar el diseño de la lógica adicional que se requiera y hacer las
conexiones necesarias en las entradas de habilitación del decodificador para su correcto
funcionamiento.

18) Se requiere un decodificador manejador de display con salidas activas en bajo y una entrada
LT activa en bajo. el decodificador debe mostrar solamente los dígitos del 0 al 9 pero el seis
y el nueve se deben presentar así: 6 y 9. Diseñe el circuito lógico para la salida b.