11) 74HC373

El 74HC373 está compuesto por 8 latch con 8 buffers de tres estados no inversores.

Estos latches cambian sus salidas de forma asíncrona, cuando el pin Latch Enable está en uno lógico.

Cuando el pin Latch Enable pasa a cero lógico, los datos de la entrada son almacenados en los latches .

La entrada Output Enable, no afecta el estado de los latches, pero cuando Output Enable está en uno lógico, todas las
salidas del dispositivo se ponen en estado de alta impedancia.

Así, los datos pueden ser latcheados (almacenados) incluso cuando las salidas no están habilitadas.
 El 74HC373 conectado a un 8088

12)

74HC244
El 74HC244 está compuesto por 8 buffers de tres estados no inversores.
Estos buffers de tres estados no inversores están diseñados para ser utilizados con los drives de 3-estados de
direcciones de memoria, con controladores de reloj, y con otros sistemas orientados a buses. El dispositivo dispone de 8
salidas no inversoras y dos de entradas de habilitación activas bajas.

74HC245
El 74HC245 está compuesto por 8 transceptores constituidos por buffers de 3-estados con salidas no inversoras que
pueden tanto enviar como recibir direcciones (bidireccionales).

Functional diagram.

El 74HC245"cuenta con entrada de habilitación de salida Output Enable que permite una fácil conexión en cascada y un
pin llamado DIR de envío / recepción que permite el control de las direcciónes.

Output Enable controla las salidas de manera que los buses se aíslan con eficacia.
El 74HC245 conectado a un 8088