INFORME UNFV 2018

Página 1
 INFORME UNFV 2018

FACULTAD DE INGENIERIA ELECTRONICA E INFORMATICA

ALUMNOS:

 Neyra Alvarado, Martin

 Quispe Conca, Victor
 Vila Zamora, Nilo

MATERIA:

 Laboratorio de Sistemas Digitales II

DOCENTE:

 Ing. Jonathan Sueros Zarate

TEMA:

 Simulación en Max+ Plus II Baseline 9.23

2018

Página 2
 INFORME UNFV 2018

Contador:
En electrónica digital, un contador es un circuito secuencial construido a partir de
biestable y puertas lógicas capaz de almacenar y contar los impulsos (a menudo
relacionados con una señal de reloj), que recibe en la entrada destinada a tal efecto,
así mismo también actúa como divisor de frecuencia.

Simulación en Isis:

Simulación en Max+ Plus II 9.23 Baseline:

Página 3
 INFORME UNFV 2018

Contador Clear - Load:

La linea del Clear permite inicializar el contador a su estado de cuenta 0 cuando es
activada, la linea del Load permite cargar datos de acuerdo con los valores que
nosotros le demos al integrado.

Simulación en Isis:

Simulación en Max+ Plus II 9.23 Baseline:

Página 4
 INFORME UNFV 2018

Divisor de Frecuencia:
Se llama divisor de frecuencia a un dispositivo electrónico que divide la frecuencia de
entrada en una relación casi siempre entera o racional. La forma de la señal de salida
puede ser simétrica o asimétrica.

Simulación en Isis:

Simulación en Max+ Plus II 9.23 Baseline:

Página 5
 INFORME UNFV 2018

Flip Flop:
Un biestable (flip-flop en inglés), es un multivibrador capaz de permanecer en uno de
dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones.

Simulación en Isis:

Simulación en Max+ Plus II 9.23 Baseline:

Página 6
 INFORME UNFV 2018

Flip Flop CP:

Simulación en Isis:

Simulación en Max+ Plus II 9.23 Baseline:

Página 7
 INFORME UNFV 2018

Latch:
Un latch (late memory) es un circuito electrónico biestable asíncrono usado para
almacenar información en sistemas lógicos digitales.

Un latch puede almacenar un bit de información.

Simulación en Isis:

Simulación en Max+ Plus II 9.23 Baseline:

Página 8
 INFORME UNFV 2018

Registro PIPO “Pararel Input Pararel Output”:

Se ha creado un registro de entrada y salida paralelo a partir de biestables D con

entrada de habilitación. La entrada de datos es cada una de las entradas D del
biestable; la entrada de habilitación se une a una entrada de habilitación global, de
manera que cuando se activa, permite que se lean los datos. Hay otra entrada (control
de salida) que al activarse permite que se lean las salidas.

Simulación en Isis:

Simulación en Max+ Plus II 9.23 Baseline:

Página 9
 INFORME UNFV 2018

Conclusiones
[1] El presente trabajo planteó como objetivo principal aprender a compilar y usar
Max+ Plus II
[2] Nos permitió programar una lógica digital en un lenguaje de descripción de
hardware utiliza fundamentos teóricos de sistemas digitales. Las
modificaciones en el diseño son flexibles, es decir no necesitan un esfuerzo
adicional notable con respecto a los desarrollos de hardware convencionales.
A diferencia de otros circuitos conviene en su mayoría para reducir espacios.
[3] FPGA son dispositivos lógicos de propósitos general programables por los
usuarios.
[4] Son herramientas de diseño confiable y automatizada.

Página 10