UNIVERSIDAD NACIONAL DE INGENIERÍA P.A.

2014-I
FACULTAD DE INGENIERÍA MECÁNICA 08-07-2014
Departamento Académico de Ingeniería Aplicada

EXAMEN FINAL DE ANÁLISIS Y DISEÑO DE CIRCUITOS DIGITALES

(MT-127)

INSTRUCCIONES: SIN APUNTES, SIN COPIAS, SIN CALCULADORAS, CELULARES

APAGADOS.

Docente: Daniel Leonardo Barrera Esparta.

PROBLEMA N°1:

Escribir V o F para cada enunciado y/o completar según sea el caso. Escriba solamente
la respuesta (V, F o el resultado) en la hoja del examen (0,5 puntos cada uno).

1) En las máquinas de estado de Moore, la salida depende tanto de las variables de

estado como de las señales de entrada ( F )
2) Un contador asíncrono requiere para completar su ciclo de trabajo, un tiempo que
equivale la suma de todos los tiempos que demora en pasar desde primer flip flop
hasta el último flip flop. ( V )
3) Los registros de desplazamiento o “shift register” son un grupo de arreglos de Flip
Flops de tal manera que los números binarios almacenados en los Flip Flops son
desplazados desde el primer Flip Flop hacia el siguiente Flip Flop en cada pulso
de reloj. ( V )

4) La densidad de una memoria cuantifica la capacidad de un dispositivo de memoria

de almacenar más bits a pesar de ser memorias de tecnología diferentes más no
en la misma cantidad de espacio. ( F )
5) Las memorias EEPROM se programan y funcionan como una PROM, sin embargo
permite ser borradas por la aplicación de un voltaje (entre 10 y 25 VDC) y
reprogramada cuantas veces sea necesario. ( V )
6) Si el circuito de reloj de una tarjeta FPGA tiene una frecuencia de trabajo de 16
Mhz y necesito generar una señal de reloj de 15 segundos, mi factor a multiplicar a
la señal de salida del circuito de reloj de la tarjeta será 2.35 x 10^8 ( F )

7) El dispositivo PLA contiene arreglos AND fijos y arreglos OR programables. ( F )

8) Existen cinco tipos de unidades de diseño en VHDL: declaración de entidad,
arquitectura, configuración, declaración del paquete y cuerpo de entidad. ( F )
9) En los dispositivos PLD no se pueden realizar la declaración de entidades
mediante asignación de señales. ( V )
10) En el diseño jerárquico en VHDL, para agrupar las entidades en un paquete se
utiliza la declaración “package”. ( V )

1
PROBLEMA N°2:

Resumen de Caso Práctico

A menudo, como ingenieros enfrentamos diversos problemas en la vida real que requieren
ser resueltas cumpliendo con las normativas, especificaciones y exigencias en un marco
de desarrollo sostenible. La implementación final de un proyecto de ingeniería requiere de
un esfuerzo temporal, el cual es guiado para lograr el cumplimiento de los objetivos.
Luego de ello, se requiere la elaboración de un informe, el cual debe ser bien redactado y
que permita su entendimiento por todos los involucrados y/o lectores finales, de los
cuales, las entidades reguladoras suelen revisar para dar conformidad al proyecto.
Durante el desarrollo del presente ciclo, usted ha elaborado el proyecto final del curso, el
cual ilustra lo anteriormente mencionado, por lo cual se requiere la elaboración final de un
informe, el cual debe responder a las preguntas y/o elaborar lo que se solicita, de acuerdo
a lo que se menciona a continuación:

a) Coloque el título del proyecto y redacte, en no menos de 7 líneas, el

funcionamiento del proyecto de forma clara y concisa (indicando las etapas y
posibles resultados esperados). (1.5 puntos)
b) Elabore un listado de materiales completo de los componentes utilizados en la
implementación del proyecto. Utilizar como formato una tabla que contenga
los siguientes ítems: número, descripción, etapa y cantidad (con sus unidades
respectivas, ejemplo: 1 - Cable de cobre de 24 AWG – Circuito de Control – 2
metros). (2 puntos)
c) Redactar tres (3) conclusiones y tres (3) observaciones del proyecto. (1.5
puntos)

Responda cada pregunta, en la cual se evaluará su correcta redacción y el buen uso de

los términos técnicos aprendidos en las clases de teoría (los puntajes de cada pregunta
se indican en negrita). Indicar cada ítem a), b) y c) bien identificado, de lo contrario
no se calificará.

PROBLEMA N°3:

Tanque pulmón para inyección de agua en Pozos Marinos de Petróleo Crudo

En el proceso de inyección de agua en pozos marinos de petróleo crudo, se requiere

utilizar un tanque pulmón previo a las bombas de inyección de agua (ver esquemático de
la Figura N°1) para controlar las oscilaciones de presión. Se desea que el tanque pulmón
funcione ininterrumpidamente para asegurar la mayor producción y la mayor rentabilidad
para la empresa y se evite un daño ambiental al mar. Usted ha ingresado como
practicante en la mencionada planta, sin embargo, luego de una semana, ha ocurrido una
falla grave en la tarjeta electrónica que controla el proceso y se le encarga a usted que
diagnostique la tarjeta electrónica, llegando a la conclusión, luego de dos horas de
análisis, que algunas partes de la tarjeta se encuentran dañadas (su esquema de análisis
se visualiza en la Figura N°2) y requieren reemplazo, el cual se estima que llegará como

2
mínimo en dos semanas. Es por ello que el gerente de la planta le encarga la misión de
implementar un circuito que se conecte en paralelo a la tarjeta instalada y mantenga la
filosofía de operación, en el menor tiempo posible, disponiendo de una tarjeta FPGA de la
marca Digilent, con chip de la marca Xilinx, modelo Spartan 3E.

Fig.1 Diagrama de Proceso e Instrumentación del Tanque Pulmón.

Fig.2 Análisis de la tarjeta electrónica del Tanque Pulmón CTP-2014

Luego, a usted se le entrega la filosofía de operación del tanque pulmón, el cual luego de
una lectura rápida usted identifica los siguientes nombres para los componentes (tags) y
genera los siguientes enunciados de operación y lógica:

Tags:

- Comando para solenoide de apertura y cierre de válvula para ingreso de agua (1)=VA
- Comando para arranque y parada de Motor M1 (2)=M1
- Comando para arranque y parada de Motor M2 (3)=M2

3
 - Switch de Alarma de Presión Alta en Tanque Pulmón PAH-105 (4) = PA
- Switch de Alarma de Presión Baja en Tanque Pulmón PAL-105 (5) = PB
- Switch de Alarma de Nivel Alto desde LSHH-102 (6): LSHH
- Switch de Alarma de Nivel Bajo desde LSLL-103 (7): LSLL
- Alarma por nivel Bajo desde transmisor de Nivel LIT-101: LAL
- Alarma por nivel Alto desde transmisor de Nivel LIT-101: LAH
- Señal de Secuencia en automático: AUTO
- Señal de Inicio: START
- Señal de Paro: STOP
- Señal de Parada de Emergencia: EM
- Señal de Reloj de Flancos Variables de Tarjeta: CLK

Operación General de componentes:

- La válvula para ingreso de agua se apertura mediante la activación de una

solenoide y se cierra mediante la desactivación de la misma, se activa con una
señal digital de 5VDC y se desactiva con una señal de 0 VDC (1 lógico para
apertura y 0 lógico para cierre).
- Switch de Nivel Alto: Cuando el switch de nivel alto LSHH-102 detecte que el nivel
del separador está por encima de los 53 in, genera una señal digital de 5VDC
cuando esté activado y 0 VDC cuando no este activado.
- Switch de Nivel Bajo: Cuando el switch de nivel bajo LSLL-103 detecte que el nivel
del separador está por debajo de los 30 in, genera una señal digital de 5VDC
cuando esté activado y 0 VDC cuando no este activado.
- La señal de START Y STOP se unen en una sola señal COM, la cual si COM es 1 se
da cuando se activa START y cuando COM es 0 es porque se activa STOP. La señal
COM habilita la alimentación del circuito secuencial.
- El circuito de reloj de tiempos variables no será utilizado pues no permite un
control óptimo para los requerimientos que serán listados a continuación.

Lógicas:

Lógica de Condición:

La lógica de Condición opera con las siguientes restricciones:

Condición de Automático: Cuando las señales LSLL, LSHH, PA, PB y EM no se

encuentran activadas, la señal AUTO se activa y VA=M1=M2=0.

Condición de Paro de Motores: Cuando la señal LSLL o la señal PB se encuentre

activada, las señales AUTO, M1 y M2 se desactivan y se activa la señal VA.

Condición de Paro de Válvulas de Entrada: Cuando la señal LSHH se encuentre

activada, las señales M1 y M2 se activan y se desactivan VA y AUTO.

4
 Condición de Paro por Alta Presión: Cuando la señal PA se encuentre activada, las
señales AUTO, M1 y M2 se desactivan (Condición predomina sobre los switch
de nivel).

Condición de Emergencia: Cuando la señal EM se encuentre activada, todas las

señales de comando (salida) se desactivan (Condición Predomina sobre las
demás).

Incoherencia: Cualquier condición incoherente, hace que todas las salidas del
Circuito sean desactivadas (se debe sustentar mediante notas escritas todas las
condiciones de incoherencia).

Lógica de Operación:

Se inicia la operación en el estado “BEGIN” donde todas la señales de salida están

desactivadas (VA=M1=M2=0) cuando AUTO=1 y se mantiene en ese estado a menos que
un temporizador llamado “T20” ha contado un tiempo menor a 20 segundos. Luego, pasa
al estado “WATER IN” cuando el temporizador “T20” ha contado un tiempo mayor a 20
segundos, y en este estado apertura la válvula de ingreso (VA=1, M1=M2=0). Se
mantiene en el estado “WATER IN” a menos que un temporizador llamado “T35” ha
contado un tiempo menor a 35 segundos y el cual inicia su cuenta desde que se encuentra
en el estado “WATER IN”. A continuación pasa al estado “MOTOR 1” o “MOTOR2” luego
de que el temporizador “T35” ha contado un tiempo mayor a 35 segundos; y pasará
desde “WATER IN” a “MOTOR 1” si también la señal LAL se encuentra desactivada
(LAL=0), o pasará desde “WATER IN” a “MOTOR 2” si también la señal LAL se encuentra
activada (LAL=1). En el estado “Motor 1” se enciende el motor M1 y se cierra la válvula VA
(M1=1, M2=0 y VA=0), y en el estado “MOTOR 2” se encienden ambos motores y se
cierra la válvula VA (M1=1, M2=1 y VA=0). Finalmente, desde “MOTOR 1” o “MOTOR2”
vuelven al estado “BEGIN” si un temporizador llamado “T55” (que inicia su cuenta cuando
está en “MOTOR 1” o “MOTOR 2”) ha contado un tiempo mayor a 55 segundos, caso
contrario se queda en “MOTOR1” o “MOTOR2.”

Se pide:

a) En base al código de ayuda de la página 6, programar las lógicas de operación

y condición. Comentar las definiciones de variables. (10 puntos)

5
6