FORMATO DE INFORME DE PRÁCTICA DE

LABORATORIO / TALLERES / CENTROS DE

SIMULACIÓN – PARA ESTUDIANTES

CARRERA: Ingeniería Electrónica ASIGNATURA: Circuitos Digitales

Avanzados
ESTUDIANTES: Juan Pablo Ñauta
NRO. PRÁCTICA: 1 TÍTULO PRÁCTICA: Comprensión y manejo del software VIVADO
OBJETIVO ALCANZADO: Conocer las principales herramientas que nos ofrece el software de
VIVADO para el diseño y programación de un FPGA además de conocer el procedimiento para
realizar un nuevo proyecto de manera correcta y mediante el software conocer el
comportamiento y estructuración del FPGA y como evoluciona el mismo de acuerdo a las
necesidades de cada proyecto
ACTIVIDADES DESARROLLADAS
1.Conocer el entorno de inicio

Configurar de manera correcta el software de VIVADO de acuerdo a las necesidades de cada

proyecto es lo mas importante dado que si configuramos algo incorrectamente no puede
presentar errores o confusiones en un futuro por lo tanto hemos de conocer el modelo y las
capacidades de cada unos de los FPGAs a desarrollar con el objetivo de evitar errores

2.Conocer el ambiente y el lenguaje de programación

El lenguaje de programación que se utiliza para desarrollar los proyectos es VHDL que es un
lenguaje de alto nivel amigable con el usuario mediante el cual podemos interactuar en el
FPGA además nos ofrece múltiples ayudas como son las librerías y otros complementos

Ilustración 1 Librerias basicas de un proyecto en VIVADO

 Ilustración 2 Declaracion de una sistesis en VIVADO

3. Crear diseño de bloques

Después de realizar la programación en VHDL se procede a convertir el lenguaje de alto nivel

en un diagrama de bloques el cual nos muestra de manera visual y resumida el modo de
configuración y conexión del FPGA para realizar lo que se había dispuesto anteriormente en
código de esta manera podemos hacer pruebas de escritorio y de manera visual para asegurar
la fiabilidad del proyecto
 Ilustración 3 Diagrama de bloques

4.Sintetisacion del proyecto

Luego del desarrollo en el leguaje de VHDL se procede a la síntesis del programa en el cual se
procede de convertir el código de VHDL a RTL

Ilustración 4 Sintesis del proyecto en curso

Estas herramientas de síntesis, como Vivado HLS permite generar una implementación para
FPGA a partir de una implementación en lenguaje de alto nivel para un procesador. Se evita así
tener que realizar un diseño hardware adicional en el que el desarrollador volvería a implementar
el algoritmo en lenguaje de descripción hardware, debiendo gestionar la lógica de la FPGA:
recursos, transferencias entre registros,…

Por ejemplo, en Vivado HLS, el algoritmo se diseña en C/C++/System C y se depura en este

mismo entorno de desarrollo. Posteriormente, se sintetiza el algoritmo generando el código
hardware o RTL, siendo necesario añadir las directivas adecuadas para conseguir un buen
funcionamiento en términos de latencia y capacidad de procesado. Finalmente, el RTL generado
se exporta a un bloque con la interfaz más adecuada al sistema donde va a ser integrado.

Ilustración 5 Sistesis completa del pruyecto

4. Implementación del proyecto

La implementación del proyecto el software de vivado nos dará la implementación física del
proyecto dentro de un FPGA y nos da de una manera visual cuales componentes y secciones
totales del FPGA van ser utilizadas con lo cual no da una visión clara y cuales van ser los
puertos de entrada y salida de datos a ser utilizados

Ilustración 6 Implementacion en un FPGA

A continuación mostramos el esquema del xc7a100tcsg324-1 con sus pines y la distribución
correspondiente de acuerdo las necesidades de nuestro proyecto con lo cual tenemos claro los
pines a utilizar cuales quedan disponibles para utilizarlos en un futuro de ser necesarios

Ilustración 7 Distribucion fisica de los pines I/O en el xc7a100tcsg324-1

6.Resultados e implementación

A continuación, se muestra un resumen de la practica en donde nos muestra los resultados

obtenidos y nos muestra de manera resumida todo el procedimiento resumido con sus
respectivos avisos y advertencias a tener en cuenta de esta manera podemos verificar el
correcto funcionamiento
 Ilustración 8 Resultados del Proyecto

RESULTADO(S) OBTENIDO(S):
Se realiza una correcta adquisición de datos desde el sensor de temperatura así como del
micrófono y otras entradas como son los pulsantes además de una correcta visualización de
datos obtenidos desde los diferentes dispositivos de la placa NEXYS4 atreves de una
comunicación VGA

CONCLUSIONES:
Un FPGA nos ofrece muchas posibilidades dado que es un hardware programable en este caso
obtuvimos una respuesta favorable de los distintos medios de adquisición de datos así como el
correcto envió de información además del correcto funcionamiento de los distintos dispositivos
incluidos en la placa del NEXYS4 con el mismo se puedo hacer una recolección de datos
desde un dispositivo de entrada analógica como es un micrófono entradas digitales como
pulsantes y de la misma manera comprobar el funcionamiento de salidas digitales y analógicas
con esta practica podemos dimensionar las capacidades que nos ofrece una placa Nexys4 con
un procesador xc7a100tcsg324-1 que son muy amplias y pueden ir desde un requerimiento
muy básico hasta limites muy altos como puede procesamiento de señales

RECOMENDACIONES:
Se recomienda tener en cuenta la versiones del software VIVADO ya puede presentar errores
al momento de compilación además de tener en cuenta las múltiples opciones que tiene la
placa NEXYS4 tanto para la alimentación asi como para la transferencias de datos ya que
realizar una alimentación o transferencia incorrecta puede provocar daños en la placa NEXYS4

ANEXO1

FOTOS DE LA PRACTICA
.