UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Universidad del Perú, Decana de América

Facultad de Ingeniería Electrónica

ESCUELA ACADÉMICA:
19.1

ASIGNATURA:
Microelectrónica

TEMA:
Laboratorio 1 - Informe previo N°1

DOCENTE:
Dr. Ruben Alarcón Matutti

ALUMNA:
Flores Solís Marco Antonio 14190084

FECHA:
15 de Abril del 2019
6) Diseñar en cascada la función G mediante la función F, usando el estilo DINAMICO CMOS
DOMINO. Use el DT dado.

𝐺(𝑋1, 𝑋2, 𝑋3) = 𝐹 𝑥𝑜𝑟 𝑋3

𝐹(𝑋1, 𝑋2) = 𝑋1 𝑥𝑜𝑟 𝑋2
Tabla de verdad:

X3 X2 X1 F G

0 0 0 0 0

0 0 1 1 1

0 1 0 1 1

0 1 1 0 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 0 1

PULL-DOWN:

𝐺(𝑋1, 𝑋2, 𝑋3) = 𝐹 𝑥𝑜𝑟 𝑋3

𝐹(𝑋1, 𝑋2) = 𝑋1 𝑥𝑜𝑟 𝑥2
LAYOUT:
SIMULACION:

8) Compruebe la obtención del layout mostrado mediante los gráficos de Euler.

Dado su diagrama de STICK simplificado CMOS estático, interprete dicho diagrama, dibuje el
circuito esquemático de transistores y obtenga la función lógica de salida. Verifique mediante su
tabla de funcionamiento.

GRAFICOS DE EULER:
PULL-UP:

𝑂𝑈𝑇 = 𝐴̅(𝐵̅ + 𝐶̅ 𝐷
̅)

PULL-DOWN:
̅̅̅̅̅̅ = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑂𝑈𝑇 𝐴 + 𝐵(𝐶 + 𝐷)
TABLA DE VERDAD:

A B C D OUT

0 0 0 0 1

0 0 0 1 1

0 0 1 0 1

0 0 1 1 1

0 1 0 0 1

0 1 0 1 0

0 1 1 0 0

0 1 1 1 0

1 0 0 0 0

1 0 0 1 0

1 0 1 0 0

1 0 1 1 0

1 1 0 0 0

1 1 0 1 0

1 1 1 0 0

1 1 1 1 0
LAYOUT:

SIMULACION: