Escolar Documentos
Profissional Documentos
Cultura Documentos
Capitulo Nº 7
Circuitos Integrados Analógicos
Universidad de Santiago de Chile
Facultad de Ingeniería
Departamento de Ingeniería Eléctrica
Temporizador 555
Multivibrador monoestable/astable CD4047BC
Oscilador controlado por voltaje (VOC) NE/SE 566
Circuitos integrados de muestreo y retención (SAH) LF198
Convertidor D/A MC1408 convertidor de 8 bits, salida de corriente, alta velocidad y bajo costo
Convertidor D/A NE/SE 5018 convertidor de 8 bits con salida de voltaje
Convertidor A/D NE/SE 5034 convertidor de 8 bits de alta velocidad
Universidad de Santiago de Chile
Facultad de Ingeniería
Departamento de Ingeniería Eléctrica
Temporizador 555
Vcc Restablecimiento
8 4
Desc arg a
7 Q1
GND 1 8 Vcc
Diagrama de bloques
Universidad de Santiago de Chile
Facultad de Ingeniería
Departamento de Ingeniería Eléctrica
Multivibrador Astable
VCC Vcc Restablecimiento
RA 8 4
7 8 4
Desc arg a
NE / SE 7
RB 3 Q1
555
Vo
6
Vc 2 Umbral 6 R Cl 3
R Q
1 5 vC
5
Flip-flop
Salida
R
C 0.1uF
S
Disparador Q
Vc 2
2 R
Vcc
3 1
GND
1
Vcc
3
1 ( RA RB )C
t
1 VCC t 1
t Vc VCC (1 e )
3
e
2 RB C
Vo 2
Vcc t T1 VC VCC T1 1 ln 2
3
t Análogamente T2 2 ln 2 T T1 T2 ( RA 2 RB )C ln 2
T1 T2
Multivibrador monoestable
LM 555
VCC
R 8 4
7 V2
NE / SE
3
555
V0 t
6 V0
2
1 5 t
V2
T
C 0.1uF
t 2
Vc VCC (1 e
) RC t T VC VCC
3
T RC ln 3
Multivibrador monoestable/astable CD4047BC
3V VDD 18V
V8
4 5 6 14 4 5 6 14
C 8
1 10 10 t
C
CD4047 1 CD4047 V10
2
R 2
3 11 11 t
R T
3
7 8 9 12 100k 7 9 12
T 2·RC ·Ln3 T RC ·Ln12
Oscilador controlado por voltaje (VOC) NE/SE 566
VCC
R1
0.75VCC vC VCC
2 VCC vC
2k R1 20k f0 · 1MHz
R1C1 VCC
10V VCC 24V
VCC
R2 R1
Ejemplo: 6 8
R3 5 3
vC NE / SE out1
VCC 12V R2 510 9.19V vC 11.74V 566 4
C1 220 pF R3 5k 7 1 out 2
R1 10k R4 18k 19.7 kHz f 0 213kHz
R4 C1
Circuitos de Muestreo y Retención
Aplicaciones:
Interfase entre una señal analógica y un circuito digital
Adquisición de datos
Interruptor Conversión A/D.
controlado
por vcn
RS
S1
Especificaciones:
vi C v0 Tiempo de apertura t AP
Tiempo de adquisición t AQ
Tiempo de establecimiento
Rapidez de decaimiento de la salida
vi v0
voltaje voltaje
vi v0
esperado retenido
t
vCN
error
t vCN t AQ
T1 t AP
T2
Rf t
v0 vi (1 e
) R f C T1
vi
v0 R1
30k
V V
5 salida
1
entrada 3 4
analógica LF198 5
3 300
vCN 8 7 6
Lógica
v0
8
C
referencia 7 vi vCN
lógica
6 capacitor
Diagrama de bloques retención Diagrama de conexiones del LF198
Convertidor Digital/Análogo
LSB
R0
S0 Rf
R1 IS V 1V
IS
S1
Rf
R2 Si : Vref 1V
R
vref S2
R3
S3
v0 B3 B2 B1 B0 V0
MSB 0 0 0 0 0
0 0 0 1 -1
0 0 1 0 -2
0 0 1 1 -3
0 1 0 0 -4
B3 B2 B1 B0 0 1 0 1 -5
I S Vref ( )
R3 R2 R1 R0 R 0 1 1 0 -6
LSB R0 R
20 0 1 1 1 -7
R R 1 0 0 0 -8
B B B B R1 1
V0 R f I S R f Vref ( 3 2 1 0 ) 2 2 1 0 0 1 -9
R3 R2 R1 R0 R R 1 0 1 0 -10
R2 2
2 4 1 0 1 1 -11
R R 1 1 0 0 -12
MSB R3 3
Rf 2 8
V0 Vref (23 B3 2 2 B2 21 B1 20 B0 ) 1 1 0 1 -13
R 1 1 1 0 -14
1 1 1 1 -15
Convertidor D/A con red de escalera R-2R
MSB
S3
S2
vref S1
B3 B2 B1 B0 V0
S0 Rf
2R 2R 2R 2R IS 0 0 0 0 0
LSB
IS 0 0 0 1 -1
0 0 1 0 -2
2R R R R 2R 0 0 1 1 -3
v0 0 1 0 0 -4
0 1 0 1 -5
0 1 1 0 -6
Rf 3 2 1 0 Rf
0 1 1 1 -7
V0 Vref (2 B3 2 B2 2 B1 2 B0 ) Si : Vref 1V 1 0 0 0 -8
48 R 48R
1 0 0 1 -9
1 0 1 0 -10
V0 MÁX 1 0 1 1 -11
Resolución V 4
1V
2 1 1 1 0 0 -12
1 1 0 1 -13
1 1 1 0 -14
1 1 1 1 -15
Convertidor D/A con circuitos integrados
Convertidor D/A 8,10,12,14 y 16 bits
con salida de corriente y/o voltaje
VEE
R f Vref Rf V0 MÁX
V0 (128 B7 64 B6 32 B5 16 B4 8 B3 4 B2 2 B1 B0 ) V0 Vref 10V V 39,2mV
Rref 256 Má x
Rref 28 1
Convertidor D/A con circuitos integrados
Convertidor NE/SE 5018
Convertidor de 8 bits con salida de voltaje
Conteo de
pulsos
+ Lógica Contador
Entrada
de Control Digital
analógica - Reset Salida
Digital
Reloj
Convertidor
D/A
212
4,1mseg
frec
V0máx 10V
V 2.44mV
Inicio Intervalo 2N 1 212 1
Fin
de conteo
Convertidor A/D de aproximaciones sucesivas
Conteo de
pulsos 8
+ Lógica Contador
Entrada
de Control Digital Salida
analógica - Reset
Digital
Reloj Convertidor
D/A
V0 máx
V0 (128 B7 64 B6 32 B5 16 B4 8B3 4 B2 2 B1 B0 )
256
Si : V0 má x 10V
B7 B6 B5 B4 B3 B2 B1 B0 V0
V0máx 10V
1 0 0 0 0 0 0 0 5V < 6.5V V 39mV
1 1 0 0 0 0 0 0 7.5V > 6.5V
2N 1 28 1
1 0 1 0 0 0 0 0 6.25V < 6.5V
Si frecuencia del oscilador es de 1MHz,
1 0 1 1 0 0 0 0 6.875V > 6.5V
entonces el tiempo de conversión es de 9useg
1 0 1 0 1 0 0 0 6.5625V > 6.5V
1 0 1 0 0 1 0 0 6.41V < 6.5V
VCC VCC
I ref VCC VCC I in
0.1uF 0.1uF
CDA de 8 Bits
Rin 5k
Vin 15 12 14
8 B7 MSB
I in B6
7
Habilitaci ón 9 6 B5
Temporizador Registro de aproximaciones B4
interno sucesivas (SAR) de salida 5
18 4 B3
Datos
3 B2
listos
Datos I ref 2 B1
Separador de salida listos 13 1 B0 LSB
Rref 5k
16 17 11 10 Pulso
de inicio
Pulso Habilitaci ón MSB LSB D1
de inicio de salida Temporizad or
Vref 5V CL
Temporizad or externo
Diagrama en Bloque
del convertidor A/D NE/SE 5034
f (kHz)
Conexión del circuito
3
10
Cl y D1 no se requieren si se
Capacitor externo 102 utiliza temporizador externo
D1 1N 914
10
10 102 10 3 10 4 CL ( pF )