Universidade

Federal do Rio Grande do Sul (UFRGS)

Instituto de Informática
Sistemas Digitais
Prof. Fernanda Lima Kastensmidt


Definição Trabalho 3 – Sistemas Digitais – 2019-1

Problema: Somar e subtrair dois números representados em ponto flutuante segundo
padrão IEEE

Implementações a serem feitas:

Versão 1: VHDL dedicado que implemente o problema na versão PC-PO apresentando em
detalhes o projeto da parte de controle FSM e da parte operativa (Datapath)

Versão 2: VHDL gerado a partir do HLS do Vivado com otimização a escolher. (Fazer o
algoritmo em C que conforme pino de entrada, soma ou subtrair os dois números
representados em ponto flutuante padrão IEEE.

Referencia:

https://www.scribd.com/doc/26606877/Floating-Point-Addition-and-Subtraction-algorithm



Sobre a entrada e saída dos dados

a) Os dois valores A e B a serem somados ou subtraídos estão representados na memoria
BRAM com sinal, expoente e mantissa. O algoritmo pode por exemplo somar ou subtrair
os valores A e B conforme seletor da chave na placa ou entrada do VHDL.
b) A resposta pode ser gravada na memoria e exibida no display de 7 segmentos conforme
escolha dos projetistas.

Sobre o processamento

c) a simulação sem e com atraso deve apresentar o numero de ciclos de relógio para
realizar as operações e se foi implementado pipeline, paralelismo, etc.

Nesta etapa será importante apresentar dados de
- AREA (número de ffps, LUTs, MULT)
- DESEMPENHO em numero de ciclos de relógio, frequência máxima de operação,
tempo de execução em segundos.
- arquitetura como organização da memoria, operadores, registradores e interfaces.
- Fluxograma ASM na versão 1
- Pragmas usados de otimização na versão 2






Area (LUTs, # ciclos de Periodo do Tempo de Tempo de
ffps, MULT, relógio relógio execução no execução
BRAM) estimado período de a 50 MHz
relógio
estimado
Versão 1
Versão 2



BONUS:
Criar um contador que conta do inicio da operação (BOTAO de START) ate o DONE (termino do
calculo) e mostra o numero de ciclos de relógio nos LEDS da placa.

Avaliação:

Versão 1
6 pontos: definição da arquitetura, organização, fluxograma ASM e diagrama de blocos
do PC e PO e qualidade da apresentação oral e do ppt., VHDL, simulação sem atraso
funcionando.

Versão 2:
+2 pontos: Versão 2 implementada e simulando sem atraso corretamente

Placa:
+2 pontos: implementação na placa de uma das versões com uma boa qualidade das
interfaces.

+0.5 BONUS