TÉCNICAS Y DISPOSITIVOS DIGITALES I - PLAN 2003 – AÑO 2018

2da. EVALUACIÓN PARCIAL Recuperatorio

1 (3) 2 (2.5) 3 (2.5) 4 (2) NOTA

ALUMNO: LEGAJO:

1. Para el oscilador 555 conectado como en la figura, se requiere:

a. Indique en qué modo de funcionamiento está configurado.
b. Describa un ciclo completo, graficando las señales más relevantes (Tensión en el
capacitor, estado de la salida, umbrales de comparación). Asuma que C esta
inicialmente descargado.
c. Calcule RA y RB si se requiere una frecuencia igual a 20kHz con un ciclo de trabajo
d=0.75, asuma C=22nF. tH=0.7*(RA+RB)*C, tL=0.7*RB*C, d=tH/T.

2. La etapa de salida de un generador de funciones tiene un esquema como el que se muestra en la figura. Se
requiere una resolución igual o mejor a 1mV en Vout.

a. Indique la cantidad de bits necesaria en el DAC.

b. Si Vout(Din=0)=0.5mV, indique el offset del DAC (asuma que el amplificador es ideal
y por lo tanto no tiene offset).
c. Defina la no linealidad diferencial (DNL) e indique qué pasa si DNL>1LSB.

3. Implemente:

a. Un FF D con un FFs JK y compuertas.

b. Un FF T con un FF RS y compuertas.
c. Defina los tiempos de establecimiento (tsetup) y retención (thold) en un Flip-Flop, dibuje los
diagramas temporales en cada caso.
d. Describa las diferencias entre un Latch y un Flip-Flop.
e. Describa las diferencias entre una entrada sincrónica y una asincrónica. Ejemplifique.
f. Liste las condiciones necesarias para que un FF RS disparado por flanco positivo, con entradas
asincrónicas de CLEAR y PRESET activas bajo, cambie a su estado opuesto.
4. A partir de FFs tipo T, activados por flanco negativo:
a) Diseñe un contador mod 8 asincrónico con conteo descendente. El contador debe inicializarse en
111.
b) El contador diseñado anteriormente se desea utilizar para la carga de datos en un registro serie-
paralelo de 5 bits. Realice todas las conexiones necesarias a partir de un registro universal.

c) Especifique la máxima frecuencia para el contador diseñado en el inciso a). Tenga en cuenta que:
 Registro  Tp(ClkQ) =15 ns (A cada salida)
 FF T Tp(ClkQ) =14 ns ; Tp(Clear) = Tp(Set) = 26 ns
 Compuertas  Tp=9 ns