UNIVERSIDAD SANTIAGO DE CALI; COLOMBIA 1

LABORATORIO DE CIRCUITOS DIGITALES:

LÓGICA COMBINACIONAL CPU
Ariana Lucia Rocha Méndez; Ariana.lucia15@gmail.com
Karen Realpe; karenRealpeG87@hotmail.com

  Sumador: es un circuito lógico que calcula la

Abstract— En el siguiente laboratorio se presenta un
acercamiento práctico del funcionamiento de un procesador
de 8 bit utilizando la lógica combinacional, con la ayuda del
simulador lógico logysim y en base a los conocimientos
teóricos.
operación suma y es el elemento básico de la unidad
aritmética de cualquier ordenador (Floyd, T; 2006).
 Restador: es un circuito combinacional que lleva a
cabo una sustracción entre dos bits (Floyd, T; 2006).

Index Terms— Unidad arimética lógica (ALU), compuertas
lógicas, sumador, restador, multiplexor
I. INTRODUCTION
III. PROCEDIMIENTO EXPERIMENTAL
Primeramente se realiza la simulación de un circuito lógico del
sumador completo con la ayuda del simulador lógico logysim
como se muestra en la Figura 3.1

L os sistemas combinacionales están caracterizados por que

sus salidas son función exclusiva del valor de las entradas
en un momento determinado; dentro de la esféra de la lógica
combinacional es de gran importancia un diseño digital
minimizado, esquemático lógico y esquemático eléctrico para
la eficiencia de los circuitos.

En función de lo expuesto y del conocimiento de la álgebra

booleana, la presente práctica de laboratorio permite entender
la operatividad de una ALU ; al igual que se introduce los
conceptos de multiplexor como herramientas lógica que
permite la selección y de carry como el acarreo resultante de
una operación binaria. Cabe resaltar, que la union de las
compuertas lógicas básicas genera circuitos más complejos que
realizan mayor numero de operaciones

II. MARCO TEÓRICO
El desarrollo del laboratorio tiene como base los siguientes
conceptos:
 Unidad aritmética lógica ALU: Es un circuito
digital que calcula operaciones aritméticas (como
suma, resta, multiplicación, etc.) y operaciones
lógicas (si, y, o, no). (Lilian C, 2018)
Figura 3.1 Diagrama lógico circuital de un sumador completo
Una vez formado el circuito con sus respectivas etiquetas, se
procede a la construción del integrado como se visualiza en la
imagen 3.2 y la aplicabilidad de pruebas para verificar la
funcionalidad del mismo

 Multiplexor: Es un circuito combinacional que tiene

varios canales de datos de entrada y solamente un
canal de salida. Sólo un canal de la entrada pasará a la
salida y éste será el que haya sido escogido mediante
unas señales de control(Lilian C, 2018)
Figura 3.2 circuito integrado del sumador completo
UNIVERSIDAD SANTIAGO DE CALI; COLOMBIA 2

Figura 3.4 circuito de una ALU de un bit con las compuertas

básicas y las operaciones de suma y resta.
Para comprobar la operatividad del sumador completo se tuvo
encuenta la tabla de verdad, donde se observa que ésta unidad Es propicio destacar la lectura desde el bit menos significativo
aritmética acepta dos bit y un acarreo de entrada y genera una hasta el mas significativo que realiza el pin selector; así pues:
salida de suma y un acarreo de salida, como se percibe en la
figura 3.3.
NÚMERO BINARIO EN COMPUERTA
EL SELECTOR ACTIVADA
000 AND
001 OR
010 NAND
011 NOR
100 XOR
101 XNOR
110 SUMADOR
111 RESTADOR

Es importante tener encuenta que las compuertas lógicas

Figura 3.3 tabla de verdad del sumador completo
En segunda instancia, se construye una ALU de un bit
utilizando las compuertas lógicas básicas como la AND, OR
NAND, NOR, XOR y XNOR y se arrastra el circuito integrado
del sumador completo para ser conectadas a un multiplexor
cuya función es la de transmitir datos digitales procedentes de
varias líneas de entrada a una única linea de salida; es decir,
hace la función de un switch. Para añadir, se conecta un selector
de bit al multiplexor cuyo comportamiento proporciona a la
salida de la ALU de un bit la entrada seleccionada. Lo anterior
se puede visualizar en la figura 3.4.
Amplificador y NOT no se agregan a la ALU; dado que solo
poseen una sola entrada.
Para continuar y complementar los 8 bit de entrada del
multiplexor, se realiza la configuracion del restador utilizando
una compuerta lógica XOR, debido a que su comportamiento
esta definido asi: cuando las entradas A y B son iguales su salida
es 0; por el contrario, cuando A y B cambian de estado 1 y 0 la
salida es 1. Por consiguiente, cuando la entrada A está en 1
niega a B y cuando está en 0 deja pasar automaticamente; es
decir, cuando la compuerta XOR se encuentra en el nivel de
tension mas alto (1) ésta va a negarlo por la otra entrada;
cumpliendo de esta manera con la ecuación :

X= A + B´ + 1

Se conecta al Cout del restador una compuerta NOT como se

muestra en la figura 3.4, para que el resultado de la operación
resta de un valor positivo. Se realizan pruebas verificar la
funcionalidad de la ALU y comprobar el comportamiento del
restador en función de su tabla de verdad, como se expresa en
la figura 3.5 y figura 3.6.

Figura 3.5 tabla de verdad del restador

UNIVERSIDAD SANTIAGO DE CALI; COLOMBIA
Se elige en el pin selector de 3 bit la línea de entrada del
restador equivalente en números binarios a 111 y en número
decimal a la compuerta 8 y se introduce un valor de entrada
A=1, B=0 y Cin=0, obteniendo en la salida 1 y de carry 0,
corroborando la tabla de verdad del restador presente en la
figura 3.5.
Figura 3.6: simulacion del circuito de una ALU de 1 bit para la
funcionalidad del restador completo con la combinacion 00 en las
entradas B y Cin respectivamente y el estado 1 para la entrada A
Para finalizar, se realiza conexiones en paralelo con la ALU de
un bit para formar una ALU de ocho bit, uniendo la Cout con la
3
Cin de cada una de las unidades lógicas aritméticas y un pin
selector de 3 bits de datos a cada circuito integrado.
Figura 3.7 circuito ALU de 8 bits
Cabe resaltar que las entradas A y B, junto con la Salida son de
8 bits y van conectadas a la etiqueta correspondiente de cada
ALU de 1 bit. En la figura 3.7 se presenta la simulacion en
logysim de la ALU de 8 bits; en el interior de cada ALU de un
bits se encuentra 6 funciones lógicas y 2 funciones aritméticas.
IV. CONCLUSIÓN
Cada uno de los dispositivo electrónicos están compuestos por
algun circuito electrico en donde una unidad especializada es la
encargada de hacer los cálculos de indole lógico o aritmetico,
por consiguiente la simulacion de cada uno de los circuitos es
innegable; debido a que permite tener una guía veraz para el
montaje físico de cada uno de los integrados.
La práctica de laboratorio permitio verificar la funcionalidad de
la unidad lógica aritmética, a partir de la lógica combinacional.
Por consiguiente, aterrizarlo a contextos del diario vivir para
comprender la operatividad de los computadores que hacen
parte de la sociedad digitalizada. Para añadir, en términos de la
razón costo efectividad, es importante integrar en un menor
numero de compuertas la mayor cantidad de operaciones
lógicas y aritméticas
REFERENCES
 Floyd, T (2006). Fundamentos de sistemas figura
digitales (9st ed.). Madrid. Prentice - Hall.
 Lilian Certuche (2018). Guía práctica de laboratorio
logica combinacional. Pag.2. Colombia. Valle del
cauca, Cali